

# UM321xF 用户手册

版本：V1.2.1



广芯微电子（广州）股份有限公司

<http://www.unicmicro.com/>

## 条款协议

本文档的所有部分，其著作权归广芯微电子（广州）股份有限公司（以下简称广芯微电子）所有，未经广芯微电子授权许可，任何个人及组织不得复制、转载、仿制本文档的全部或部分组件。本文档没有任何形式的担保、立场表达或其他暗示，若有任何因本文档或其中提及的产品所有资讯所引起的直接或间接损失，广芯微电子及所属员工恕不为其担保任何责任。除此以外，本文档所提到的产品规格及资讯仅供参考，内容亦会随时更新，恕不另行通知。

1. 本文档中所记载的关于电路、软件和其他相关信息仅用于说明半导体产品的操作和应用实例。用户如在设备设计中应用本文档中的电路、软件和相关信息，请自行负责。对于用户或第三方因使用上述电路、软件或信息而遭受的任何损失，广芯微电子不承担任何责任。
2. 在准备本文档所记载的信息的过程中，广芯微电子已尽量做到合理注意，但是，广芯微电子并不保证这些信息都是准确无误的。用户因本文档中所记载的信息的错误或遗漏而遭受的任何损失，广芯微电子不承担任何责任。
3. 对于因使用本文档中的广芯微电子产品或技术信息而造成的侵权行为或因此而侵犯第三方的专利、版权或其他知识产权的行为，广芯微电子不承担任何责任。本文档所记载的内容不应视为对广芯微电子或其他人所有的专利、版权或其他知识产权作出任何明示、默示或其它方式的许可及授权。
4. 使用本文档中记载的广芯微电子产品时，应在广芯微电子指定的范围内，特别是在最大额定值、电源工作电压范围、热辐射特性、安装条件以及其他产品特性的范围内使用。对于在上述指定范围之外使用广芯微电子产品而产生的故障或损失，广芯微电子不承担任何责任。
5. 虽然广芯微电子一直致力于提高广芯微电子产品的质量和可靠性，但是，半导体产品有其自身的具体特性，如一定的故障发生率以及在某些使用条件下会发生故障等。此外，广芯微电子产品均未进行防辐射设计。所以请采取安全保护措施，以避免当广芯微电子产品在发生故障而造成火灾时导致人身事故、伤害或损害的事故。例如进行软硬件安全设计（包括但不限于冗余设计、防火控制以及故障预防等）、适当的老化处理或其他适当的措施等。

## 目录

1	系统概述 .....	1
1.1	主要特点 .....	1
1.2	功能框图 .....	3
1.3	电源框图 .....	4
2	处理器 .....	5
2.1	概述 .....	5
2.2	主要特性 .....	5
2.3	功能框图 .....	6
2.4	内核寄存器组 .....	6
3	系统配置(SCU) .....	7
3.1	地址映射 .....	7
3.2	时钟框图 .....	8
3.3	时钟选择 .....	9
3.4	复位源 .....	9
3.4.1	内部 POR 上电复位 .....	9
3.4.2	LVR 复位 .....	10
3.4.3	RESETEN 复位 .....	10
3.4.4	LOCKUP 复位 .....	10
3.4.5	LVD 复位 .....	10
3.4.6	WDT 复位 .....	10
3.4.7	WWDT 复位 .....	10
3.4.8	SOFT_RESETN 复位 .....	10
3.4.9	模块复位 .....	10
3.5	低功耗模式 .....	11
3.5.1	Sleep 模式 .....	12
3.5.2	Deepsleep 模式 .....	12
3.5.3	Stop 模式 .....	12
3.6	系统寄存器 .....	13
3.6.1	系统控制寄存器 0 SYSCTRL0 (偏移: 000H) .....	15
3.6.2	系统控制寄存器 1 SYSCTRL1 (偏移: 004H) .....	17
3.6.3	系统控制保护寄存器 SYSCTRL_PROTECT (偏移: 008H) .....	18
3.6.4	时钟控制寄存器 OSC_CTRL (偏移: 0x00CH) .....	18
3.6.5	外围模块时钟寄存器 PERI_CLKEN (偏移: 010H) .....	19
3.6.6	复位标识寄存器 RESET_FLAG (偏移: 020H) .....	20
3.6.7	外围模块复位控制寄存器 PERI_RESET (偏移: 024H) .....	21
3.6.8	外部复位滤波控制寄存器 EXT_RESET_CTRL (偏移: 028H) .....	23
3.6.9	端口 PA 功能配置寄存器 PA_SEL (偏移: 030H) .....	23
3.6.10	端口 PB 功能配置寄存器 PB_SEL (偏移: 034H) .....	26
3.6.11	端口 PC 功能配置寄存器 PC_SEL (偏移: 038H) .....	30

3.6.12	端口 PD 功能配置寄存器 PD_SEL (偏移: 03CH)	33
3.6.13	端口 PE 功能配置寄存器 PE_SEL (偏移: 040H)	37
3.6.14	端口 PF 功能配置寄存器 PF_SEL (偏移: 044H)	39
3.6.15	端口 PG 功能配置寄存器 PG_SEL (偏移: 048H)	43
3.6.16	端口数模配置寄存器 0 PAD_ADS0 (偏移: 054H)	46
3.6.17	端口数模配置寄存器 1 PAD_ADS1 (偏移: 058H)	48
3.6.18	端口驱动能力配置寄存器 0 PAD_DR0 (偏移: 060H)	48
3.6.19	端口驱动能力配置寄存器 1 PAD_DR1 (偏移: 064H)	49
3.6.20	端口上拉配置寄存器 0 PAD_PU0 (偏移: 06CH)	50
3.6.21	端口上拉配置寄存器 1 PAD_PU1 (偏移: 070H)	52
3.6.22	端口下拉配置寄存器 0 PAD_PD0 (偏移: 078H)	53
3.6.23	端口下拉配置寄存器 1 PAD_PD1 (偏移: 07CH)	54
3.6.24	端口开漏输出配置寄存器 0 PAD_OD0 (偏移: 084H)	55
3.6.25	端口开漏输出配置寄存器 1 PAD_OD1 (偏移: 088H)	57
3.6.26	端口输入类型配置寄存器 0 PAD_CS0 (偏移: 090H)	58
3.6.27	端口输入类型配置寄存器 1 PAD_CS1 (偏移: 094H)	59
3.6.28	端口输入配置寄存器 0 PAD_IE0 (偏移: 09CH)	60
3.6.29	端口输入配置寄存器 1 PAD_IE1 (偏移: 0A0H)	61
3.6.30	端口速度配置寄存器 0 PAD_SR0 (偏移: 0A8H)	62
3.6.31	端口速度配置寄存器 1 PAD_SR1 (偏移: 0ACH)	64
3.6.32	IO 控制保护寄存器 IOCTRL_PROTECT (偏移: 0B4H)	65
3.6.33	LVD 配置寄存器 LVD_CFG (偏移: 0B8H)	65
3.6.34	外部复位端口选择寄存器 EXTRST_SEL (偏移: 0C4H)	66
3.6.35	停止模式选择寄存器 STOPMODE_SEL (偏移: 0C8H)	66
3.6.36	REMAP 寄存器 REMAP_ADDR (偏移: 0CCH)	66
3.6.37	中断向量地址重映射寄存器 VECTOR_OFFSET (偏移: 0D0h)	67
3.6.38	蜂鸣器控制寄存器 BUZZER_CR (偏移: 0E0H)	67
3.6.39	LVR 控制寄存器 LVR_CFG (偏移: 0E4H)	67
3.6.40	VREF 控制寄存器 VREF_CFG (偏移: 0E8H)	68
3.6.41	XTH 控制寄存器 XTH_CFG (偏移: 0ECH)	69
3.6.42	模拟状态寄存器 ANALOG_STATUS (偏移: 0F4H)	70
3.6.43	内部基准状态寄存器 VREF_STATUS (偏移: 0F8H)	71
4	EFC	72
4.1	概述	72
4.2	主要特性	72
4.3	寄存器描述	72
4.3.1	控制寄存器 EFC_CTRL (偏移: 0000H)	72
4.3.2	写擦安全寄存器 EFC_SEC (偏移: 0004H)	73
4.3.3	状态寄存器 EFC_STATUS (偏移: 0008H)	73
4.3.4	中断状态寄存器 EFC_INTSTATUS (偏移: 000CH)	73
4.3.5	中断使能寄存器 EFC_INEN (偏移: 0010H)	74
4.3.6	时间标尺寄存器 EFC_HALFUS (偏移: 0014H)	74
4.3.7	RCH TRIM 寄存器 EFC_RCHTRIM (偏移: 0020H)	74
4.3.8	RCL TRIM 寄存器 EFC_RCLTRIM (偏移: 0024H)	75

4.4	功能描述	75
4.4.1	自动锁总线	75
4.4.2	eFlash 读效率	75
4.5	软件流程	75
4.5.1	Read 操作	75
4.5.2	Write 操作	75
4.5.3	Erase 操作	76
5	NVIC	77
5.1	概述	77
5.2	主要特性	77
5.3	中断源	77
6	GPIO	79
6.1	概述	79
6.2	主要特性	79
6.3	寄存器描述	79
6.3.1	数据方向寄存器 GPIO_DIR(偏移: 00H)	80
6.3.2	输出置位寄存器 GPIO_SET(偏移: 08H)	80
6.3.3	输出清零寄存器 GPIO_CLR(偏移: 0CH)	80
6.3.4	GPIO 输出引脚映射寄存器 GPIO_ODATA(偏移: 10H)	80
6.3.5	GPIO 输入引脚映射寄存器 GPIO_IDATA(偏移: 14H)	81
6.3.6	GPIO 中断使能寄存器 GPIO_IEN(偏移: 18H)	81
6.3.7	GPIO 中断触发模式寄存器 GPIO_IS(偏移: 1CH)	81
6.3.8	GPIO 中断边沿触发设置寄存器 GPIO_IBE(偏移: 20H)	81
6.3.9	GPIO 中断高低电平触发设置寄存器 GPIO_IEV(偏移: 24H)	82
6.3.10	GPIO 中断状态清除寄存器 GPIO_IC(偏移: 28H)	82
6.3.11	GPIO 原始中断状态寄存器 GPIO_RIS(偏移: 2CH)	82
6.3.12	GPIO 屏蔽后中断状态寄存器 GPIO_MIS(偏移: 30H)	82
6.4	使用流程	82
6.4.1	输入输出 IO	82
6.4.2	中断触发模式	83
6.4.3	清除中断	83
7	UART0/UART2	84
7.1	概述	84
7.2	主要特性	84
7.3	寄存器描述	84
7.3.1	中断状态寄存器 UART_ISR (偏移: 00H)	85
7.3.2	中断使能寄存器 UART_IER (偏移: 04H)	85
7.3.3	控制寄存器 UART_CR (偏移: 08H)	86
7.3.4	发送数据寄存器 UART_TDR (偏移: 0CH)	86
7.3.5	接收数据寄存器 UART_RDR (偏移: 0CH)	86
7.3.6	波特率参数低位寄存器 UART_BRPL (偏移: 10H)	86
7.3.7	波特率参数高位寄存器 UART_BRPH (偏移: 14H)	87
7.4	使用流程	87

7.4.1	串口的发送和接收.....	87
7.4.2	串口初始化 .....	87
7.4.3	串口发送字节 .....	88
7.4.4	串口接收字节 .....	88
8	UART1 .....	89
8.1	概述 .....	89
8.2	主要特性 .....	89
8.3	寄存器描述 .....	89
8.3.1	接收缓冲寄存器 UART1_RBR (偏移: 00H).....	90
8.3.2	发送缓冲寄存器 UART1_THR (偏移: 00H).....	90
8.3.3	波特率分频低位寄存器 UART1_DLL (偏移: 00H).....	90
8.3.4	波特率分频高位寄存器 UART1_DLH (偏移: 04H).....	90
8.3.5	中断使能寄存器 UART1_IER (偏移: 04H).....	90
8.3.6	中断状态寄存器 UART1_IIR (偏移: 08H).....	91
8.3.7	FIFO 控制寄存器 UART1_FCR (偏移: 08H).....	91
8.3.8	LINE 控制寄存器 UART1_LCR (偏移: 0CH).....	92
8.3.9	流控制寄存器 UART1_MCR (偏移: 10H).....	93
8.3.10	LINE 中断状态寄存器 UART1_LSR (偏移: 14H).....	93
8.3.11	流状态寄存器 UART1_MSR (偏移: 18h).....	94
8.3.12	状态寄存器 UART1_USR (偏移: 7CH).....	94
8.3.13	发送 FIFO 数据个数寄存器 UART1_TFL (偏移: 80H).....	95
8.3.14	接收 FIFO 数据个数寄存器 UART1_RFL (偏移: 84H).....	95
8.3.15	小数分频寄存器 UART1_DLF(偏移: C0H).....	95
8.3.16	接收地址匹配寄存器 UART1_RAR(偏移: C4H).....	95
8.3.17	发送地址匹配寄存器 UART1_TAR (偏移: C8H).....	95
8.3.18	LINE 控制扩展寄存器 UART1_LCRE (偏移: CCH).....	95
8.4	使用流程 .....	96
8.4.1	UART1 发送流程 .....	96
8.4.2	UART1 接收流程 .....	96
8.4.3	CTS 和 RTS 控制流功能设置流程.....	97
8.4.4	UART1 DMA 传输配置流程 .....	97
8.4.5	UART1 9BIT 模式收发配置流程 .....	98
9	LPUART .....	100
9.1	概述 .....	100
9.2	主要特性 .....	100
9.3	寄存器描述 .....	100
9.3.1	接收数据寄存器 LPURXD (偏移: 00H).....	101
9.3.2	发送数据寄存器 LPUTXD (偏移: 04H).....	101
9.3.3	状态寄存器 LPUSTA (偏移: 08H).....	101
9.3.4	控制寄存器 LPUCON (偏移: 0CH).....	101
9.3.5	中断标志寄存器 LPUIF (偏移: 10H).....	102
9.3.6	波特率寄存器 LPUBAUD (偏移: 14H).....	103
9.3.7	接收使能寄存器 LPUEN (偏移: 18H).....	103

9.3.8	数据匹配寄存器 CMPARE (偏移: 1CH)	103
9.3.9	波特率调制控制寄存器 MCTL(偏移: 20H)	103
9.3.10	匹配中断唤醒配置寄存器 WKCKE (偏移: 24H)	104
9.4	接口时序	104
9.4.1	接收时序	104
9.4.2	发送时序	104
9.5	软件流程	105
9.5.1	数据接收	105
9.5.2	数据发送	105
9.5.3	调制控制寄存器配置建议	105
9.5.4	休眠模式下的数据接收唤醒	106
10	I2C0/1	107
10.1	概述	107
10.2	主要特征	107
10.3	寄存器描述	107
10.3.1	I2C 配置寄存器 I2C_CR (偏移: 00H)	108
10.3.2	I2C 配置清除寄存器 I2C_CLR (偏移: 04H)	109
10.3.3	I2C 状态寄存器 I2C_STAT(偏移: 08H)	110
10.3.4	I2C 数据寄存器 I2C_DATA(偏移: 0CH)	111
10.3.5	I2C 波特率配置寄存器 I2C_CCR(偏移: 10H)	111
10.3.6	I2C SLAVE 地址寄存器 0 I2C_SAD0 (偏移: 14H)	111
10.3.7	I2C SLAVE 地址屏蔽寄存器 0 I2C_SADM0 (偏移: 18H)	111
10.3.8	10 比特 I2C SLAVE 地址寄存器 I2C_XSAD (偏移: 1CH)	111
10.3.9	10 比特 I2C SLAVE 地址屏蔽寄存器 I2C_XSADM (偏移: 20H)	112
10.3.10	I2C 复位寄存器 I2C_SRST (偏移: 24H)	112
10.3.11	I2C SLAVE 地址寄存器 1 I2C_SAD1 (偏移: 28H)	112
10.3.12	I2C SLAVE 地址屏蔽寄存器 1 I2C_SADM1 (偏移: 2CH)	112
10.3.13	I2C SLAVE 地址寄存器 2 I2C_SAD2 (偏移: 30H)	113
10.3.14	I2C SLAVE 地址屏蔽寄存器 2 I2C_SADM2 (偏移: 34H)	113
10.3.15	I2C SLAVE 地址寄存器 2 I2C_SAD3 (偏移: 38H)	113
10.3.16	I2C SLAVE 地址屏蔽寄存器 3 I2C_SADM3 (偏移: 3CH)	113
10.4	协议描述	113
10.4.1	I2C 通信协议 (7 位寻址)	114
10.4.2	I2C 通信协议 (10 位寻址)	115
10.5	使用流程	116
10.5.1	初始化程序	116
10.5.2	主机发送功能	116
10.5.3	主机接收功能	117
10.5.4	从机接收功能	118
10.5.5	从机发送功能	118
11	SPI0/1	119
11.1	概述	119
11.2	主要特性	119

11.3	寄存器描述.....	119
11.3.1	SPI 配置寄存器 SPI_CR (偏移: 00H).....	120
11.3.2	SPI 主模式控制寄存器 0 SPI_CS0 (偏移: 04H).....	121
11.3.3	SPI 主模式控制寄存器 1 SPI_CS1 (偏移: 08H).....	121
11.3.4	SPI 过程控制寄存器 SPI_OPCR (偏移: 14H).....	122
11.3.5	SPI 中断控制寄存器 SPI_IE (偏移: 18H).....	122
11.3.6	SPI 中断标志寄存器 SPI_IF (偏移: 1CH).....	123
11.3.7	SPI 发送缓存寄存器 SPI_TXBUF (偏移: 20H).....	124
11.3.8	SPI 接收缓存寄存器 SPI_RXBUF (偏移: 24H).....	124
11.3.9	SPI DMA 接收设置寄存器 SPI_DMARXLEV (偏移: 28H).....	124
11.3.10	SPI DMA 发送设置寄存器 SPI_DMATXLEV (偏移: 2CH).....	124
11.4	接口时序.....	124
11.4.1	CPHA=0.....	125
11.4.2	CPHA=1.....	125
11.4.3	从器件 SSN.....	126
11.5	使用流程.....	127
11.5.1	初始化程序.....	127
11.5.2	发送流程.....	127
11.5.3	接收流程.....	128
11.5.4	SPI DMA 发送流程.....	128
11.5.5	SPI DMA 接收流程.....	129
12	QSPI.....	130
12.1	概述.....	130
12.2	主要特性.....	130
12.3	寄存器描述.....	130
12.3.1	QSPI 配置寄存器 QSPI_CTRL (偏移: 00H).....	130
12.3.2	QSPI 波特率配置寄存器 QSPI_BAUD (偏移: 04H).....	131
12.3.3	QSPI 存储器访问配置寄存器 QSPI_MEMO_ACC (偏移: 08H).....	131
12.3.4	QSPI 命令寄存器 QSPI_CMD (偏移: 0CH).....	133
12.3.5	QSPI 读参数寄存器 QSPI_PARA_R (偏移: 10H).....	133
12.3.6	QSPI 写参数寄存器 QSPI_PARA_W (偏移: 14H).....	133
12.3.7	QSPI 擦写时间设置寄存器 QSPI_PGT_SET (偏移: 18H).....	133
12.3.8	QSPI 中断使能控制寄存器 QSPI_INTEN (偏移: 1CH).....	133
12.3.9	QSPI 中断状态寄存器 QSPI_INTUS (偏移: 20H).....	134
12.3.10	QSPI 状态寄存器 QSPI_STATUS (偏移: 24H).....	134
12.3.11	QSPI 接收缓存寄存器 QSPI_RXBUF (偏移: 28H).....	134
12.4	使用流程.....	134
12.4.1	QSPI 读 FLASH.....	134
12.4.2	QSPI 写 FLASH.....	135
12.4.3	普通 QSPI 读写.....	135
13	CAN.....	136
13.1	概述.....	136
13.2	主要特性.....	136

13.3	寄存器描述.....	136
13.3.1	模式寄存器 CAN_MR (偏移: 00H).....	137
13.3.2	指令寄存器 CAN_CMR (偏移: 04H).....	137
13.3.3	状态寄存器 CAN_SR (偏移: 08H).....	138
13.3.4	中断状态/应答寄存器 CAN_ISR (偏移: 0CH).....	138
13.3.5	中断使能寄存器 CAN_IMR (偏移: 10H).....	139
13.3.6	接收数据计数寄存器 CAN_RMC (偏移: 14H).....	140
13.3.7	总线时序寄存器 CAN_BTR0 (偏移: 18H).....	140
13.3.8	总线时序寄存器 CAN_BTR1 (偏移: 1Ch).....	140
13.3.9	发送缓存寄存器 CAN_TXBUF (偏移: 20H).....	141
13.3.10	接收缓存寄存器 CAN_RXBUF (偏移: 24H).....	141
13.3.11	接收过滤匹配寄存器 CAN_ACR (偏移: 28H).....	142
13.3.12	接收过滤屏蔽寄存器 CAN_AMR (偏移: 2CH).....	143
13.3.13	错误码捕捉寄存器 CAN_ECC (偏移: 30h).....	144
13.3.14	接收错误计数寄存器 CAN_RXERR (偏移: 34H).....	145
13.3.15	发送错误计数寄存器 CAN_TXERR (偏移: 38H).....	145
13.3.16	仲裁丢失捕获寄存器 CAN_ALC (偏移: 3CH).....	145
13.3.17	接收缓存基地址设置寄存器 CAN_RXADDR (偏移: 40H).....	146
13.4	使用流程.....	147
13.4.1	发送 CAN 数据帧.....	147
13.4.2	接收 CAN 数据帧.....	147
13.4.3	CAN 速率计算.....	147
14	CACHE.....	149
14.1	概述.....	149
14.2	主要特点.....	149
14.3	寄存器描述.....	149
14.3.1	控制寄存器 CACHE_CR (偏移: 00H).....	149
14.4	使用流程.....	150
15	ATIMER.....	151
15.1	概述.....	151
15.2	主要特性.....	151
15.3	功能描述.....	151
15.3.1	定时单元.....	151
15.3.2	定时器工作模式.....	153
15.3.3	向上计数.....	153
15.3.4	重复计数器.....	160
15.3.5	Preload 寄存器.....	161
15.3.6	计数器工作时钟.....	161
15.3.7	内部触发信号(ITRx).....	166
15.3.8	捕捉/比较通道.....	166
15.3.9	输入捕捉模式.....	168
15.3.10	软件 Force 输出.....	169
15.3.11	输出比较模式.....	170

15.3.12	PWM 输出 .....	170
15.3.13	互补输出和死区插入 .....	172
15.3.14	刹车功能 .....	172
15.3.15	6-step PWM 输出 .....	174
15.3.16	单脉冲输出 .....	175
15.3.17	外部事件清除 OCxREF .....	177
15.3.18	编码器接口模式 .....	177
15.3.19	ATIMER 从机模式 .....	178
15.3.20	DMA 访问 .....	181
15.3.21	DMA Burst .....	182
15.3.22	输入异或功能 .....	183
15.3.23	Debug 模式 .....	183
15.4	寄存器描述 .....	183
15.4.1	ATIMER 控制寄存器 1 ATIMER_CR1 (偏移: 00H) .....	184
15.4.2	ATIMER 控制寄存器 2 ATIMER_CR2 (偏移: 04H) .....	185
15.4.3	ATIMER 从机模式控制寄存器 ATIMER_SMCR (偏移: 08H) .....	186
15.4.4	ATIMER DMA 和中断使能寄存器 ATIMER_DIER (偏移: 0CH) .....	188
15.4.5	ATIMER 状态寄存器 ATIMER_SR (偏移: 10H) .....	190
15.4.6	ATIMER 事件产生寄存器 ATIMER_EGR (偏移: 14H) .....	191
15.4.7	ATIMER 捕捉/比较模式寄存器 1 ATIMER_CCMR1 (偏移: 18H) .....	191
15.4.8	ATIMER 捕捉/比较模式寄存器 2 ATIMER_CCMR2 (偏移: 1CH) .....	194
15.4.9	ATIMER 捕捉/比较使能寄存器 ATIMER_CCER (偏移: 20H) .....	197
15.4.10	ATIMER 计数器寄存器 ATIMER_CNT (偏移: 24H) .....	199
15.4.11	ATIMER 预分频寄存器 ATIMER_PSC (偏移: 28H) .....	199
15.4.12	ATIMER 自动重载寄存器 ATIMER_ARR (偏移: 2CH) .....	199
15.4.13	ATIMER 重复计数寄存器 ATIMER_RCR (偏移: 30H) .....	200
15.4.14	ATIMER 捕捉/比较寄存器 1 ATIMER_CCR1 (偏移: 34H) .....	200
15.4.15	ATIMER 捕捉/比较寄存器 2 ATIMER_CCR2 (偏移: 38H) .....	200
15.4.16	ATIMER 捕捉/比较寄存器 3 ATIMER_CCR3 (偏移: 3CH) .....	200
15.4.17	ATIMER 捕捉/比较寄存器 4 ATIMER_CCR4 (偏移: 40H) .....	201
15.4.18	ATIMER 刹车和死区控制寄存器 ATIMER_BDTR (偏移: 44H) .....	201
15.4.19	ATIMER DMA 控制寄存器 ATIMER_DCR (偏移: 48H) .....	202
15.4.20	ATIMER DMA 访问寄存器 ATIMER_DMAR (偏移: 4CH) .....	203
15.4.21	ATIMER 刹车输入控制寄存器 ATIMER_BKCTL (偏移: 60H) .....	203
15.5	使用流程 .....	204
15.5.1	定时计数模式 .....	204
15.5.2	PWM 模式 .....	205
15.5.3	输入捕捉模式 .....	205
15.5.4	互补输出和死区插入 .....	206
15.5.5	刹车功能 .....	206
15.5.6	编码器接口模式 .....	207
15.5.7	DMA 模式 .....	207
16	GTIMER0/1/2 .....	208
16.1	概述 .....	208

16.2	主要特性 .....	208
16.3	寄存器描述 .....	208
16.3.1	GTIM 控制寄存器 GTIM_CR (偏移: 00H) .....	209
16.3.2	GTIM 中断使能寄存器 GTIM_IER (偏移: 04H) .....	212
16.3.3	GTIM 状态寄存器 GTIM_SR (偏移: 08H) .....	213
16.3.4	GTIM 事件产生寄存器 GTIM_EGR (偏移: 0CH) .....	213
16.3.5	GTIM 捕捉/比较模式寄存器 GTIM_CCMR (偏移: 10H) .....	213
16.3.6	GTIM 捕捉/比较使能寄存器 GTIM_CCER (偏移: 14H) .....	215
16.3.7	GTIM 计数寄存器 GTIM_CNT (偏移: 18H) .....	216
16.3.8	GTIM 预分频寄存器 GTIM_PSC (偏移: 1CH) .....	216
16.3.9	GTIM 自动重载寄存器 GTIM_ARR (偏移: 20H) .....	216
16.3.10	GTIM 捕捉/比较寄存器 GTIM_CCR (偏移: 24H) .....	217
16.3.11	GTIM 硬件触发寄存器 GTIM_CARS1 (偏移: 28H) .....	217
16.4	使用说明 .....	218
16.4.1	计数器模式 .....	218
16.4.2	输入捕获模式 .....	218
16.4.3	PWM 模式 .....	218
16.4.4	互补输出和死区插入 .....	220
16.4.5	刹车功能 .....	220
16.5	使用流程 .....	221
16.5.1	普通定时器 .....	221
16.5.2	PWM 输出 .....	221
16.5.3	输入捕获 .....	222
16.5.4	刹车功能 .....	222
17	BTIMER0/1 .....	224
17.1	概述 .....	224
17.2	主要特性 .....	224
17.3	寄存器描述 .....	224
17.3.1	BTIM0 控制寄存器 BTIM0_CR (偏移: 00H) .....	225
17.3.2	BTIM01 中断使能寄存器 BTIM01_DIER (偏移: 04H) .....	225
17.3.3	BTIM01 原始中断状态寄存器 BTIM01_SR (偏移: 08H) .....	226
17.3.4	BTIM0 事件产生寄存器 BTIM0_EGR (偏移: 0CH) .....	226
17.3.5	BTIM0 计数器寄存器 BTIM0_CNT (偏移: 10H) .....	227
17.3.6	BTIM0 预分频寄存器 BTIM0_PSC (偏移: 14H) .....	227
17.3.7	BTIM0 自动重载寄存器 BTIM0_ARR (偏移: 18H) .....	227
17.3.8	BTIM0 比较寄存器 BTIM0_CCR (偏移: 1CH) .....	227
17.3.9	BTIM1 控制寄存器 BTIM1_CR (偏移: 20H) .....	228
17.3.10	BTIM1 事件产生寄存器 BTIM1_EGR (偏移: 0CH) .....	229
17.3.11	BTIM1 计数器寄存器 BTIM1_CNT (偏移: 10H) .....	229
17.3.12	BTIM1 预分频寄存器 BTIM1_PSC (偏移: 14H) .....	229
17.3.13	BTIM1 自动重载寄存器 BTIM1_ARR (偏移: 18H) .....	229
17.3.14	BTIM1 比较寄存器 BTIM1_CCR (偏移: 1CH) .....	230
17.4	使用说明 .....	230
17.4.1	计数器模式 .....	230

17.4.2	PWM 模式.....	232
17.4.3	蜂鸣器频率输出.....	233
17.5	使用流程.....	233
17.5.1	普通定时器.....	233
17.5.2	PWM 输出.....	234
18	BTIMER2/3.....	235
18.1	概述.....	235
18.2	主要特性.....	235
18.3	寄存器描述.....	235
18.3.1	BTIM2 控制寄存器 BTIM2_CR (偏移: 00H).....	236
18.3.2	BTIM23 中断使能寄存器 BTIM23_DIER (偏移: 04H).....	236
18.3.3	BTIM23 原始中断状态寄存器 BTIM23_SR (偏移: 08H).....	237
18.3.4	BTIM2 事件产生寄存器 BTIM2_EGR (偏移: 0CH).....	237
18.3.5	BTIM2 计数器寄存器 BTIM2_CNT (偏移: 10H).....	238
18.3.6	BTIM2 预分频寄存器 BTIM2_PSC (偏移: 14H).....	238
18.3.7	BTIM2 自动重载寄存器 BTIM2_ARR (偏移: 18H).....	238
18.3.8	BTIM2 比较寄存器 BTIM2_CCR (偏移: 1CH).....	238
18.3.9	BTIM3 控制寄存器 BTIM3_CR (偏移: 20H).....	239
18.3.10	BTIM3 事件产生寄存器 BTIM3_EGR (偏移: 0CH).....	239
18.3.11	BTIM3 计数器寄存器 BTIM3_CNT (偏移: 10H).....	240
18.3.12	BTIM3 预分频寄存器 BTIM3_PSC (偏移: 14H).....	240
18.3.13	BTIM3 自动重载寄存器 BTIM3_ARR (偏移: 18H).....	240
18.3.14	BTIM3 比较寄存器 BTIM3_CCR (偏移: 1CH).....	240
18.4	使用说明.....	241
18.4.1	计数器模式.....	241
18.4.2	PWM 模式.....	243
18.4.3	蜂鸣器频率输出.....	244
18.5	使用流程.....	244
18.5.1	普通定时器.....	244
18.5.2	PWM 输出.....	245
19	LPTIMER0/1.....	246
19.1	概述.....	246
19.2	主要特性.....	246
19.3	寄存器描述.....	246
19.3.1	LPTIM0 控制寄存器 1 LPTIM0_CR1 (偏移: 00H).....	247
19.3.2	LPTIM0 控制寄存器 2 LPTIM0_CR2 (偏移: 04H).....	247
19.3.3	LPTIM01 中断使能寄存器 LPTIM01_IER (偏移: 08H).....	248
19.3.4	LPTIM01 中断标志寄存器 LPTIM01_SR (偏移: 0CH).....	249
19.3.5	LPTIM0 计数值寄存器 LPTIM0_CNT1 (偏移: 10H).....	250
19.3.6	LPTIM0 捕捉比较配置寄存器 1 LPTIM0_CCMCFG1 (偏移: 14H).....	250
19.3.7	LPTIM0 捕捉比较配置寄存器 2 LPTIM0_CCMCFG2 (偏移: 18H).....	250
19.3.8	LPTIM0 自动重载置寄存器 LPTIM0_ARR1(偏移: 1CH).....	251
19.3.9	LPTIM0 捕捉比较寄存器 1 LPTIM0_CCR1(偏移: 20H).....	251

19.3.10	LPTIM0 捕捉比较寄存器 2 LPTIM0_CCR2(偏移: 24H).....	251
19.3.11	LPTIM0 计数值 load 寄存器 LPTIM0_LOAD1(偏移: 28H).....	251
19.3.12	LPTIM0 计数缓存寄存器 LPTIM0_BUFFER1(偏移: 2CH).....	252
19.3.13	LPTIM1 控制寄存器 3 LPTIM1_CR3(偏移: 30H).....	252
19.3.14	LPTIM1 控制寄存器 4 LPTIM1_CR4(偏移: 34H).....	252
19.3.15	LPTIM1 计数值寄存器 2 LPTIM1_CNT2(偏移: 38H).....	253
19.3.16	LPTIM1 捕捉比较配置寄存器 3 LPTIM1_CCMCFG3(偏移: 3CH).....	253
19.3.17	LPTIM1 捕捉比较配置寄存器 4 LPTIM1_CCMCFG4(偏移: 40H).....	254
19.3.18	LPTIM1 自动重装置寄存器 2 LPTIM1_ARR2(偏移: 44H).....	254
19.3.19	LPTIM1 捕捉比较寄存器 3 LPTIM1_CCR3(偏移: 48H).....	254
19.3.20	LPTIM1 捕捉比较寄存器 4 LPTIM1_CCR4(偏移: 4CH).....	254
19.3.21	LPTIM1 计数值 load 寄存器 2 LPTIM1_LOAD2(偏移: 50H).....	255
19.3.22	LPTIM1 计数缓存寄存器 2 LPTIM1_BUFFER2(偏移: 54H).....	255
19.4	使用流程.....	255
19.4.1	普通定时器 (基于 LPTIMER0).....	255
19.4.2	结合 dma 输入捕获功能 (基于 LPTIMER0).....	255
19.4.3	PWM 输出 (基于 LPTIMER0).....	256
19.4.4	Trigger 脉冲触发计数模式 (基于 LPTIMER0).....	256
19.4.5	外部异步脉冲计数模式 (基于 LPTIMER0).....	257
19.4.6	Timeout 模式 (基于 LPTIMER0).....	257
20	LPTIMER2/3.....	258
20.1	概述.....	258
20.2	主要特性.....	258
20.3	寄存器描述.....	258
20.3.1	LPTIM2 控制寄存器 1 LPTIM2_CR1 (偏移: 00H).....	259
20.3.2	LPTIM2 控制寄存器 2 LPTIM2_CR2 (偏移: 04H).....	259
20.3.3	LPTIM23 中断使能寄存器 LPTIM23_IER (偏移: 08H).....	260
20.3.4	LPTIM23 中断标志寄存器 LPTIM23_SR (偏移: 0CH).....	261
20.3.5	LPTIM2 计数值寄存器 LPTM2_CNT1 (偏移: 10H).....	262
20.3.6	LPTIM2 捕捉比较配置寄存器 1 LPTIM2_CCMCFG1 (偏移: 14H).....	262
20.3.7	LPTIM2 捕捉比较配置寄存器 2 LPTIM2_CCMCFG2 (偏移: 18H).....	262
20.3.8	LPTIM2 自动重载置寄存器 LPTIM2_ARR1(偏移: 1CH).....	263
20.3.9	LPTIM2 捕捉比较寄存器 1 LPTIM2_CCR1(偏移: 20H).....	263
20.3.10	LPTIM2 捕捉比较寄存器 2 LPTIM2_CCR2(偏移: 24H).....	263
20.3.11	LPTIM2 计数值 load 寄存器 LPTIM2_LOAD1(偏移: 28H).....	263
20.3.12	LPTIM2 计数缓存寄存器 LPTIM2_BUFFER1(偏移: 2CH).....	263
20.3.13	LPTIM3 控制寄存器 3 LPTIM3_CR3(偏移: 30H).....	264
20.3.14	LPTIM3 控制寄存器 4 LPTIM3_CR4(偏移: 34H).....	264
20.3.15	LPTIM3 计数值寄存器 2 LPTIM3_CNT2(偏移: 38H).....	265
20.3.16	LPTIM3 捕捉比较配置寄存器 3 LPTIM3_CCMCFG3(偏移: 3CH).....	265
20.3.17	LPTIM3 捕捉比较配置寄存器 4 LPTIM3_CCMCFG4(偏移: 40H).....	265
20.3.18	LPTIM3 自动重装置寄存器 2 LPTIM3_ARR2(偏移: 44H).....	266
20.3.19	LPTIM3 捕捉比较寄存器 3 LPTIM3_CCR3(偏移: 48H).....	266
20.3.20	LPTIM3 捕捉比较寄存器 4 LPTIM3_CCR4(偏移: 4CH).....	266

20.3.21	LPTIM3 计数值 load 寄存器 2 LPTIM3_LOAD2(偏移: 50H)	266
20.3.22	LPTIM3 计数缓存寄存器 2 LPTIM3_BUFFER2(偏移: 54H)	267
20.4	使用流程	267
20.4.1	普通定时器 (基于 LPTIMER2)	267
20.4.2	结合 dma 输入捕获功能 (基于 LPTIMER2)	267
20.4.3	PWM 输出 (基于 LPTIMER2)	268
20.4.4	Trigger 脉冲触发计数模式 (基于 LPTIMER2)	268
20.4.5	外部异步脉冲计数模式 (基于 LPTIMER2)	268
20.4.6	Timeout 模式 (基于 LPTIMER2)	269
21	RTC	270
21.1	概述	270
21.2	主要特性	270
21.3	低功耗时基分频器 (LTBC)	270
21.3.1	LTBC 功能	270
21.3.2	LTBC 数字调校	271
21.4	时间戳功能	271
21.5	寄存器描述	271
21.5.1	写使能寄存器 RTC_WE (偏移: 00H)	272
21.5.2	中断使能寄存器 RTC_IE (偏移: 04H)	272
21.5.3	中断标志寄存器 RTC_IF (偏移: 08H)	274
21.5.4	BCD 时间秒寄存器 RTC_BCDSEC (偏移: 0CH)	275
21.5.5	BCD 时间分钟寄存器 RTC_BCDMIN (偏移: 10H)	275
21.5.6	BCD 时间小时寄存器 RTC_BCDHOUR (偏移: 14H)	275
21.5.7	BCD 时间天寄存器 RTC_BCDDATE (偏移: 18H)	275
21.5.8	BCD 时间星期寄存器 RTC_BCDWEEK (偏移: 1CH)	275
21.5.9	BCD 时间月寄存器 RTC_BCDMONTH (偏移: 20H)	276
21.5.10	BCD 时间年寄存器 RTC_BCDYEAR (偏移: 24H)	276
21.5.11	闹钟寄存器 RTC_ALARM (偏移: 28H)	276
21.5.12	时钟信号输出控制寄存器 RTC_FSEL (偏移: 2CH)	276
21.5.13	LTBC 数值调整寄存器 RTC_ADJUST (偏移: 30H)	277
21.5.14	LTBC 数值调整方向寄存器 RTC_ADSIGN (偏移: 34H)	277
21.5.15	LTBC 虚拟调校使能寄存器 RTC_PRISEN (偏移: 38H)	278
21.5.16	毫秒计数值寄存器 RTC_SECCNT (偏移: 3CH)	278
21.5.17	时间戳使能寄存器 RTC_STAMPEN (偏移: 40H)	278
21.5.18	上升沿时间戳寄存器 0 RTC_CLKSTAMP0R (偏移: 44H)	278
21.5.19	上升沿日历戳寄存器 0 RTC_CALSTAMP0R (偏移: 48H)	279
21.5.20	下降沿时间戳寄存器 0 RTC_CLKSTAMP0F (偏移: 4CH)	279
21.5.21	下降沿日历戳寄存器 0 RTC_CALSTAMP0F (偏移: 50H)	279
21.5.22	上升沿时间戳寄存器 1 RTC_CLKSTAMP1R (偏移: 54H)	279
21.5.23	上升沿日历戳寄存器 1 RTC_CALSTAMP1R (偏移: 58H)	280
21.5.24	下降沿时间戳寄存器 1 RTC_CLKSTAMP1F (偏移: 5CH)	280
21.5.25	下降沿日历戳寄存器 1 RTC_CALSTAMP1F (偏移: 60H)	280
21.6	使用流程	281
21.6.1	RTC 时间设置	281

21.6.2	RTC 时间读取.....	281
21.6.3	时间戳使用 .....	281
21.6.4	RTC 设置闹钟.....	282
22	DMA .....	283
22.1	概述.....	283
22.2	主要特性 .....	283
22.3	寄存器描述.....	283
22.3.1	通道源地址寄存器 DMA_SRC_ADDR_Cx(偏移:20*x+00H)(x=0,1,2,3,4,5,6,7) 284	
22.3.2	通道目的地址寄存器 DMA_DST_ADDR_Cx ( 偏移 : 20*x+04H ) (x=0,1,2,3,4,5,6,7) .....	285
22.3.3	通道控制信息寄存器 DMA_CH_CTRL_Cx(偏移:20*x+08H)(x=0,1,2,3,4,5,6,7) 285	
22.3.4	通道传送状态寄存器 DMA_CH_STS_Cx(偏移:20*x+0CH)(x=0,1,2,3,4,5,6,7) 285	
22.3.5	通道源外设选择寄存器 DMA_CH_SPER_Cx ( 偏移 : 20*x +10H ) (x=0,1,2,3,4,5,6,7) .....	286
22.3.6	通道目标外设选择寄存器 DMA_CH_DPER_Cx ( 偏移 : 20*x +14H ) (x=0,1,2,3,4,5,6,7) .....	286
22.3.7	DMA 控制器使能寄存器 DMAC_EN (偏移: 100H) .....	287
22.3.8	DMA 软复位寄存器 DMA_SOFT_RESET (偏移: 104H) .....	287
22.3.9	DMA 中断指示寄存器 DMA_INT_STATUS (偏移: 108H) .....	287
22.3.10	DMA 中断屏蔽寄存器 DMA_INT_MASK (偏移: 10CH) .....	288
22.3.11	DMA 外设请求寄存器 DMA_PER_REQ DMA (偏移: 114H) .....	288
22.4	使用流程 .....	289
23	CRC16.....	290
23.1	概述.....	290
23.2	寄存器描述.....	290
23.2.1	数据寄存器 CRC16_DATA (偏移: 00H) .....	290
23.2.2	初始值寄存器 CRC16_INIT (偏移: 04H) .....	290
23.2.3	控制寄存器 CRC16_CTRL (偏移: 08H) .....	291
23.3	使用流程 .....	291
24	RNG .....	292
24.1	概述.....	292
24.2	主要特性 .....	292
24.3	寄存器描述.....	292
24.3.1	随机数控制寄存器 RNG_CR (偏移: 0D4H) .....	292
24.3.2	随机数种子寄存器 RNG_SEED (偏移: 0D8H) .....	292
24.3.3	随机数数据寄存器 RNG_DATA (偏移: 0DCH) .....	292
24.4	使用流程 .....	293
25	WDT .....	294
25.1	概述.....	294

25.2	主要特性 .....	294
25.3	寄存器描述 .....	294
25.3.1	装载寄存器 WDT_LOAD(偏移: 00H) .....	294
25.3.2	计数寄存器 WDT_CNT(偏移: 04H) .....	295
25.3.3	控制寄存器 WDT_CTRL(偏移: 08H) .....	295
25.3.4	清除寄存器 WDT_CLR(偏移: 0CH) .....	295
25.3.5	RAW 中断状态寄存器 WDT_INTRAW(偏移: 10H) .....	295
25.3.6	MASK 中断状态寄存器 WDT_MINTS(偏移: 14H) .....	295
25.3.7	STALL 控制寄存器 WDT_STALL(偏移: 18H) .....	296
25.3.8	LOCK 寄存器 WDT_LOCK(偏移: 1CH) .....	296
25.4	使用流程 .....	296
26	WWDT .....	298
26.1	概述 .....	298
26.2	主要特性 .....	298
26.3	寄存器描述 .....	298
26.3.1	控制寄存器 WWDT_CON(偏移: 00h) .....	298
26.3.2	配置寄存器 WWDT_CFG(偏移: 04h) .....	299
26.3.3	计数寄存器 WWDT_CNT(偏移: 08h) .....	299
26.3.4	中断使能寄存器 WWDT_IE(偏移: 0ch) .....	299
26.3.5	中断标志寄存器 WWDT_IF(偏移: 10h) .....	299
26.4	使用流程 .....	299
27	ADC .....	301
27.1	概述 .....	301
27.2	主要特性 .....	301
27.3	ADC 管脚分布 .....	301
27.4	寄存器描述 .....	302
27.4.1	ADC 通用控制寄存器 ADC_GCR (偏移: 000H) .....	302
27.4.2	A/D 通道 0 数据寄存器 ADC0_DR (偏移: 004H) .....	304
27.4.3	A/D 通道 1 数据寄存器 ADC1_DR (偏移: 008H) .....	304
27.4.4	A/D 通道 2 数据寄存器 ADC2_DR (偏移: 00CH) .....	305
27.4.5	A/D 通道 3 数据寄存器 ADC3_DR (偏移: 010H) .....	305
27.4.6	A/D 通道 4 数据寄存器 ADC4_DR (偏移: 014H) .....	305
27.4.7	A/D 通道 5 数据寄存器 ADC5_DR (偏移: 018H) .....	305
27.4.8	A/D 通道 6 数据寄存器 ADC6_DR (偏移: 01CH) .....	306
27.4.9	A/D 通道 7 数据寄存器 ADC7_DR (偏移: 020H) .....	306
27.4.10	A/D 通道 8 数据寄存器 ADC8_DR (偏移: 024H) .....	306
27.4.11	A/D 通道 9 数据寄存器 ADC9_DR (偏移: 028H) .....	307
27.4.12	A/D 通道 10 数据寄存器 ADC10_DR (偏移: 02CH) .....	307
27.4.13	A/D 通道 11 数据寄存器 ADC11_DR (偏移: 030H) .....	307
27.4.14	A/D 通道 12 数据寄存器 ADC12_DR (偏移: 034H) .....	308
27.4.15	A/D 通道 13 数据寄存器 ADC13_DR (偏移: 038H) .....	308
27.4.16	ADC 时钟分频寄存器 ADC_CDR (偏移: 03CH) .....	308
27.4.17	ADC 中断状态寄存器 ADC_ISR (偏移: 040H) .....	309

27.4.18	ADC 中断使能寄存器 ADC_IER (偏移: 044H)	310
27.4.19	ADC 中断清除寄存器 ADC_ICR (偏移: 048H)	312
27.4.20	ADC 切换间隔计数寄存器 ADC_COUNT (偏移: 04CH)	313
27.4.21	ADC 接收数据寄存器 ADC_RXREG (偏移: 050H)	313
27.4.22	ADC 当前状态寄存器 ADC_CSTAT (偏移: 054H)	313
27.4.23	ADC 采样脉宽寄存器 ADC_SPW (偏移: 058H)	313
27.4.24	模拟 ADC 配置寄存器 ADC_TCRL (偏移: 05CH)	314
27.4.25	ADC 硬件触发使能配置寄存器 ADC_HDT (偏移: 060H)	314
27.4.26	ADC 硬件设置寄存器 0 ADC_HDSET0 (偏移: 064H)	316
27.4.27	ADC 硬件设置寄存器 1 ADC_HDSET1 (偏移: 068H)	318
27.5	ADC 使用流程	319
27.5.1	单次扫描模式单通道 A/D 转换	319
27.5.2	单次扫描模式多通道 A/D 转换	320
27.5.3	连续扫描模式单通道 A/D 转换	320
27.5.4	连续扫描模式多通道 A/D 转换	321
27.5.5	硬件触发事件 A/D 转换	322
27.5.6	注意事项	322
27.6	ADC 经 OPA 缓冲采样使用流程	323
27.6.1	ADC 经 OPA 缓冲采样图	323
27.6.2	ADC 经 OPA 缓冲采样流程图	323
27.6.3	ADC 经 OPA 缓冲后采样使用流程	324
28	OPA	325
28.1	概述	325
28.2	主要特性	325
28.3	功能框图	325
28.4	寄存器描述	326
28.4.1	OPA 控制寄存器 OPA_CFG (偏移: 0BCH)	326
28.5	OPA 使用流程	327
28.5.1	OPA 作信号跟随器	327
28.5.2	OPA 作放大器	327
28.5.3	OPA 作比较器	327
28.5.4	注意事项	328
29	CMP	329
29.1	概述	329
29.2	主要特性	329
29.3	功能框图	329
29.4	寄存器描述	330
29.4.1	CMP 控制寄存器 CMP_CFG (偏移: 0C0H)	330
29.4.2	CMP 中断控制寄存器 CMP_INEN (偏移: 0F0H)	332
29.5	CMP 使用流程	332
30	SYSTICK	333
30.1	概述	333
30.2	寄存器描述	333

30.2.1	控制和状态寄存器 SYS_CSR (偏移: 00H) .....	333
30.2.2	重载值寄存器 SYS_RVR (偏移: 04H).....	334
30.2.3	当前值寄存器 SYS_CVR (SysTick_>VAL) (偏移: 08H).....	334
30.3	使用流程 .....	334
31	版本维护 .....	335

## 图目录

图 1-1: 芯片功能框图.....	3
图 1-2: 电源框图.....	4
图 2-1: Cortex-M0+处理器功能框图.....	6
图 2-2: Cortex-M0+的寄存器组.....	6
图 3-1: 时钟模块框图.....	8
图 4-1: 写操作流程.....	76
图 4-2: 擦除操作流程.....	76
图 9-1: LPUART 接收时序图.....	104
图 9-2: LPUART 发送时序图.....	104
图 10-1: I2C 通信协议(7 位寻址)框图.....	114
图 10-2: I2C 通信协议(10 位寻址)框图.....	115
图 11-1: SPI0 数据/时钟时序图 (CPHA=0).....	125
图 11-2: SPI 数据/时钟时序图 (CPHA=1).....	126
图 11-3: SPI SSN 时序图 (CPHA=0).....	126
图 11-4: SPI SSN 时序图 (CPHA=1).....	126
图 15-1: 预分频从 1 变为 2 的波形.....	152
图 15-2: 预分频从 1 变为 4 的波形.....	153
图 15-3: 向上计数波形, 内部时钟不分频.....	154
图 15-4: 向上计数波形, 内部时钟 2 分频.....	154
图 15-5: ARPE=0 (ATIMER_ARR 没有预装载) 时的更新事件.....	155
图 15-6: ARPE=1 (ATIMER_ARR 预装载) 时的更新事件.....	155
图 15-7: 向下计数, 内部时钟不分频.....	156
图 15-8: 向下计数, 内部时钟 2 分频.....	157
图 15-9: 向下计数, 内部时钟 2 分频.....	157
图 15-10: 向下计数, 不使用重复计数时的更新事件.....	158
图 15-11: 中心对齐计数器时序图, ATIMER_PCS=0, ATIMER_ARR=0x6.....	159
图 15-12: 计数器时序图, ARPE=1 时的更新事件(计数器下溢).....	159
图 15-13: 计数器时序图, ARPE=1 时的更新事件(计数器溢出).....	160
图 15-14: 不同模式下更新速率的例子, 及 ATIMER_RCR 的寄存器设置.....	161
图 15-15: 内部时钟源模式, 时钟分频因子为 1.....	162
图 15-16: 外部时钟连接例子.....	162
图 15-17: 外部时钟模式 1 下的时序.....	163
图 15-18: 外部时钟模式 1 下的时序.....	164
图 15-19: 外部触发输入框图.....	164
图 15-20: 外部时钟模式 2 下的时序 1.....	165
图 15-21: 外部时钟模式 2 下的时序.....	166
图 15-22: 捕获/比较通道(通道 1 输入部分).....	167
图 15-23: 捕获/比较通道 1 的主电路.....	167
图 15-24: 捕获/比较通道的输出部分(通道 1 至 3).....	167
图 15-25: 捕获/比较通道的输出部分(通道 4).....	168
图 15-26: PWM 输入捕获模式时序.....	169
图 15-27: 输出比较模式, 翻转 OC1.....	170

图 15-28: 边沿对齐的 PWM 波形(ARR=7).....	171
图 15-29: 中央对齐的 PWM 波形(APR=7).....	171
图 15-30: 带死区插入的互补输出.....	172
图 15-31: 死区波形延迟大于负脉冲.....	172
图 15-32: 死区波形延迟大于正脉冲.....	172
图 15-33: 响应刹车的输出.....	174
图 15-34: 产生六步 PWM, 使用 COM 的例子(OSSR=1).....	175
图 15-35: 单脉冲模式的例子.....	176
图 15-36: ETR 信号清除 ATIMER 的 OCxREF.....	177
图 15-37: 编码器模式下的计数器操作实例.....	178
图 15-38: 复位模式下的时序.....	179
图 15-39: 门控模式下的时序.....	180
图 15-40: 触发器模式下的时序.....	180
图 15-41: 外部时钟模式 2 和触发模式下的时序.....	181
图 17-1: 向上计数波形, 内部时钟不分频.....	230
图 17-2: 向上计数波形, 内部时钟 2 分频.....	231
图 17-3: ARPE=0 update event 计数波形.....	231
图 17-4: ARPE=1 update event 计数波形.....	232
图 17-5: PWM 向上计数波形图(ARR=7).....	233
图 18-1: 向上计数波形, 内部时钟不分频.....	241
图 18-2: 向上计数波形, 内部时钟 2 分频.....	242
图 18-3: ARPE=0 update event 计数波形.....	242
图 18-4: ARPE=1 update event 计数波形.....	243
图 18-5: PWM 向上计数波形图(ARR=7).....	244
图 27-1: ADC 经 OPA 缓冲采样图.....	323
图 27-2: ADC 经 OPA 缓冲采样流程图.....	323
图 28-1: OPA 功能框图.....	325
图 29-1: CMP 功能框图.....	329

## 表目录

表 3-1: 模块地址划分.....	7
表 3-2: 系统时钟选择.....	9
表 3-3: 系统复位源.....	9
表 3-4: 低功耗模式.....	11
表 3-5: 系统寄存器列表.....	13
表 4-1: EFC 寄存器列表.....	72
表 5-1: 中断源.....	77
表 6-1: GPIO 寄存器列表.....	79
表 7-1: UART0/ UART2 寄存器列表.....	84
表 8-1: UART1 寄存器列表.....	89
表 9-1: LPUART 寄存器列表.....	100
表 9-2: 调制控制寄存器配置建议.....	105
表 10-1: I2C0/1 寄存器列表.....	107
表 11-1: SPI0/1 寄存器列表.....	119
表 12-1: QSPI 寄存器列表.....	130
表 13-1: CAN 寄存器列表.....	136
表 15-1: encoder interface 计数方式.....	177
表 15-2: DMA 访问计数方式.....	181
表 15-3: ATIMER 寄存器列表.....	183
表 16-1: GTIMER 寄存器列表.....	209
表 17-1: BTIMER0/BTIMER1 寄存器列表.....	224
表 18-1: BTIMER2/BTIMER3 寄存器列表.....	235
表 19-1: LPTIMER0/LPTIMER1 寄存器列表.....	246
表 20-1: LPTIMER2/LPTIMER3 寄存器列表.....	258
表 21-1: RTC 寄存器列表.....	271
表 22-1: DMA 寄存器列表.....	283
表 23-1: CRC 寄存器列表.....	290
表 24-1: RNG 寄存器列表.....	292
表 25-1: WDT 寄存器列表.....	294
表 26-1: WWDT 寄存器列表.....	298
表 27-1: ADC 管脚分布.....	301
表 27-2: ADC 寄存器列表.....	302
表 28-1: OPA 寄存器列表.....	326
表 29-1: CMP 寄存器列表.....	330
表 30-1: SysTick 寄存器列表.....	333

# 1 系统概述

UM321xF 系列芯片是广芯微电子（广州）股份有限公司研制的基于 ARM Cortex-M0+内核的超低功耗、Low Pin Count、宽电压工作范围的 32 位 IoT 处理器 SoC 芯片系列，重点面向物联网行业便携式传感测量系统中的电池应用场景。依据行业应用场景的具体应用需求，芯片系统采用了独特的低功耗设计技术，内部集成了 CAN、12 位 SARADC、UART、SPI、QSPI、I2C 等通用外围通讯接口，ADC、OPA、CMP 等传感获取接口，以及 LPUART、LPTIMER、WDT 等超低功耗模块接口。具有高整合度、高抗干扰、高可靠性和超低功耗等技术特点。内置 RC 高频和低频振荡器，支持免晶振应用。支持 Keil MDK 集成开发环境，支持 C 语言和汇编语言进行软件开发。

## 典型应用场景

- 工业物联网应用
- 智能交通，智慧城市，智能家居
- 智能门锁，资产追踪、无线监控等智能传感器终端应用
- 电池供电应用

## 1.1 主要特点

- **超低功耗电源管理系统**
  - 1.1 $\mu$ A @3.0V DeepSleep+RTC 模式，RCL 运行，IO、SRAM 以及寄存器数据保持
  - 0.44 $\mu$ A @3.0V Stop 模式，所有时钟停止，IO、SRAM 以及寄存器数据保持
  - 123 $\mu$ A/MHz @3.0V @32MHz Active 模式
  - 3.7 $\mu$ s 快速睡眠唤醒系统
  - 低功耗模块 LPTIMER、LPUART、RTC、WDT
  - 内置 ROSC/LDO/POR，可免晶振/LDO/复位电路
- **处理器**
  - 32 位 ARM Cortex-M0+，系统最高主频 48MHz
  - 单周期硬件乘法器
  - 指令效率 1.11 DMIPS/MHz @Dhrystone
- **存储器**
  - 64KB FLASH
  - 16KB SRAM
- **GPIO 通用输入/输出端口**

- 44 个通用输入/输出管脚
- 支持边沿/电平触发中断
- 16/8mA 两档驱动能力可配置
- **PWM**: 25 路 PWM 输出 (6 对死区互补)
- **定时器**
  - 1 个 16 位 ATIMER, 支持输入 4 路捕获、3 对死区互补 PWM 输出和 1 路 PWM 输出
  - 3 个 16 位 GTIMER 支持 3 路输入捕获、最多支持 3 对死区互补 PWM 输出
  - 4 个 16 位 BTIMER, 支持 4 路 PWM 输出
  - 4 个 32 位低功耗 LPTIMER, 最多支持 8 路输入捕获、最多支持 8 路 PWM 输出
  - 1 个低功耗 RTC 定时/计数器
  - 1 个 32 位低功耗看门狗 WDT, 可复位/中断
  - 1 个 10 位窗口看门狗 WWDI, 可复位/中断
- **时钟**
  - 外部高速晶振 4MHz 到 24MHz
  - 外部低速晶振 32.768kHz
  - 内部高速时钟 48MHz
  - 内部低速时钟 32kHz
- **通信接口**
  - UART: 1 路低功耗 LPUART, 3 路通用 UART, 通用 UART1 支持 DMA 加速, 9Bit 模式和 CTS/RTS
  - I2C: 2 路 I2C 接口, 主/从模式, 速率支持 100K/400K/1M bps, 支持 7 位/10 位寻址
  - SPI: 2 路, 主/从模式, Mode0/1/2/3 协议, DMA 加速, 最高速率 12Mbps, 支持多片选
  - QSPI: 片外 NorFlash 读/写/取指/执行, 支持 1/2/4 数据线, 可作为普通 SPI
  - CAN: CAN2.0A/B 协议, 速率 125K~1Mbps
- **DMA**: 8 通道, 支持 SRAM/SPI/UART1/ADC/eFlash/LPTIMER/ATIMER 之间的数据搬运
- **模拟外设**
  - ADC: 14 通道(2 路内部通道), 12 位, 1Msps
  - VREF: 高精度 ADC 参考源, 档位可配
  - OPA: 1 路运算放大器, 输入/输出到 IO, 管脚可与 ADC、比较器级联
  - CMP: 3 路电压比较器
  - 低电压检测 LVD, 可监控电源和 I/O 口电压
  - 掉电复位 LVR, 防死机设计

- **安全**

- 防抄板设计，防止 eFlash 中程序被盗取
- CRC16-CCITT 数据校验算法硬件加速
- RNG 硬件随机数发生器
- 16 字节全球唯一芯片序列号 ID

- **主要电气参数**

- 工作电压：2.0 ~ 5.5V
- 工作温度：-40 ~ +105°C
- ESD 防护：±6KV(HBM)

- **开发支持**

- 内置 Boot 引导程序，支持 UART 下载，支持 ISP 和 IAP 应用程序更新
- JTAG->SWD 模式在线调试/下载功能
- 完整 SDK 开发包、EVB 硬件开发套件
- 离线烧录器

## 1.2 功能框图




图 1-1: 芯片功能框图

### 1.3 电源框图




图 1-2: 电源框图

注意：每组电源都需要一个去耦电容，去耦电容尽量靠近相应电源管脚。

## 2 处理器

### 2.1 概述

Cortex™ M0+处理器是 32 位的两级流水线 RISC 处理器，内嵌 AMBA-Lite 接口和嵌套向量中断控制器 (NVIC)。具有硬件调试功能，可以执行 Thumb 指令，并与其它 Cortex-M 系列兼容。处理器运算能力达到 1.11Drystone MIPS/MHz。同时加入多项全新设计，改进调试和追踪能力、减少每条指令循环 (IPC) 数量和改进 Flash 访问的两级流水线等，更纳入了节能降耗技术。Cortex M0+ 处理器全面支持已整合 Keil & IAR 调试器。

### 2.2 主要特性

- ARMv6 M Thumb
- Thumb/Thumb 2 技术
- ARMv6 M 兼容 24 位 SysTick 定时器
- 32 位硬件乘法器
- 系统接口支持小端 (little-endian) 数据访问
- 准确而及时的中断处理能力
- 加载、存储多个数据和多周期乘法指令可被终止然后重新开始从而实现快速中断处理
- C 应用程序二进制接口的异常兼容模式 (C-ABI)。ARMv6 M 的模式允许用户使用纯 C 函数实现中断处理
- 使用中断唤醒 (WFI) 与事件唤醒 (WFE) 指令进入低功耗的休眠模式，或者从中断退出休眠模式

## 2.3 功能框图




图 2-1: Cortex-M0+处理器功能框图

## 2.4 内核寄存器组

Cortex-M0+处理器寄存器组如下图:




图 2-2: Cortex-M0+的寄存器组

## 3 系统配置(SCU)

### 3.1 地址映射

表 3-1: 模块地址划分

模块名	模块地址	大小
FLASH	0x0000_0000—0x0001_0000	64kBytes
EFC	0x0110_0000—0x0110_0040	64Bytes
QSPI(Reg)	0x0110_0400—0x0110_0800	1kBytes
SRAM1	0x2000_0000—0x2000_3000	12kBytes
SRAM2	0x2000_3000—0x2000_3800	2kBytes
CACHE(WAP)	0x2000_3800—0x2000_4000	2kBytes
CACHE(REG)	0x2000_4400—0x2000_4800	1kBytes
UART0	0x4000_0000—0x4000_0400	1kBytes
LPUART	0x4000_0400—0x4000_0800	1kBytes
SPI0	0x4000_0800—0x4000_0C00	1kBytes
GTIMER0	0x4000_0C00—0x4000_1000	1kBytes
LPTIMER0/1	0x4000_1000—0x4000_1400	1kBytes
RTC	0x4000_1400—0x4000_1800	1kBytes
CRC	0x4000_1800—0x4000_1C00	1kBytes
ADC	0x4000_1C00—0x4000_2000	1kBytes
SYSREG(SCU)	0x4000_2000—0x4000_2400	1kBytes
WDT	0x4000_2400—0x4000_2800	1kBytes
LPTIMER2/3	0x4000_2800—0x4000_2C00	1kBytes
BTIMER0/1	0x4000_2C00—0x4000_3000	1kBytes
UART1	0x4000_3000—0x4000_3400	1kBytes
GTIMER1	0x4000_3400—0x4000_3800	1kBytes
GTIMER2	0x4000_3800—0x4000_3C00	1kBytes
WWDT	0x4000_3C00—0x4000_4000	1kBytes
GPIOA	0x4000_4000—0x4000_4400	1kBytes
GPIOB	0x4000_4400—0x4000_4800	1kBytes
GPIOC	0x4000_4800—0x4000_4C00	1kBytes
GPIOD	0x4000_4C00—0x4000_5000	1kBytes
GPIOE	0x4000_5000—0x4000_5400	1kBytes
I2C0	0x4000_5400—0x4000_5800	1kBytes
SPI1	0x4000_5800—0x4000_5C00	1kBytes
CAN	0x4000_5C00—0x4000_6000	1Kbytes
GPIOF	0x4000_6000—0x4000_6400	1Kbytes
GPIOG	0x4000_6400—0x4000_6800	1Kbytes
UART2	0x4000_6800—0x4000_6C00	1Kbytes
I2C1	0x4000_6C00—0x4000_7000	1Kbytes
BTIMER2/3	0x4000_7000—0x4000_7400	1Kbytes
ATIMER	0x4000_7400—0x4000_7800	1Kbytes
DMA	0x4002_0000—0x4002_0400	1kBytes

### 3.2 时钟框图




图 3-1: 时钟模块框图

### 3.3 时钟选择

芯片共有四个系统时钟源：

1. 48MHz 高精度内部时钟 RCH，作为系统时钟源。
2. 4M~24MHz 的外部晶振 XTH，作为系统时钟源。
3. 32kHz 的内部时钟 RCL，作为低功耗时钟，可作为系统时钟源
4. 32.768kHz 的外部晶振 XTL，主要提供 RTC 实时时钟，也可作为系统时钟源。

根据工作模式不同，采用不同时钟方案，通过配置系统控制寄存器 0（SYSCTRL0）[14:12]位 CLK\_SEL，CLK\_SEL\_HF 和 CLK\_SEL\_LF 来选择系统时钟的来源。关系如下表所示：

表 3-2：系统时钟选择

CLK_SEL	CLK_SEL_HF	系统时钟来源
0	0	RCH
0	1	XTH
CLK_SEL	CLK_SEL_LF	系统时钟来源
1	0	RCL
1	1	XTL

### 3.4 复位源

芯片有多个复位源,包括 POR 复位,RESETEN 复位,WDT 复位,WWDT 复位,SOFT\_RESETN 复位, 模块软件复位, LVD 复位, LOCKUP 复位。具体复位源如下表：

表 3-3：系统复位源

复位源	描述
内部模拟 POR 上电复位	复位所有
LVR 复位	
RESETEN 复位	复位除 CPU DEBUG 逻辑外的所有
LOCKUP 复位	复位除 EFC和IO相关 以外的其它逻辑
LVD 复位	
WDT	
WWDT	
SOFT_RESETN	
各模块复位	复位对应 IP 模块

注：Px\_SEL/PAD\_ADS/PAD\_DR/PAD\_PU/PAD\_PD/PAD\_OD/PAD\_CS/PAD\_IE/PAD\_SR 寄存器只能由 POR、LVR 和 RESETEN 外部复位进行复位。

#### 3.4.1 内部 POR 上电复位

内部上电复位 POR：无条件复位整个芯片。

### 3.4.2 LVR 复位

LVR 复位：无条件复位整个芯片。

### 3.4.3 RESETEEN 复位

外部复位 RESETEEN 复位除 CPU DEBUG 逻辑外的整个芯片。在 RESETEEN 复位状态时，芯片可以连接 SWD 接口。RESETEEN 管脚在上电完成后默认作为外部复位，可以通过软件关闭外部复位功能。

### 3.4.4 LOCKUP 复位

当系统连续发生两次 HardFault 时，CPU 会进入 LOCKUP 状态，系统会产生 LOCKUP 复位。LOCKUP 复位除 EFC 和 IO 相关以外的其它逻辑。

### 3.4.5 LVD 复位

LVD 复位除 EFC 和 IO 相关以外的其它逻辑。

### 3.4.6 WDT 复位

看门狗定时器复位除 EFC 和 IO 相关外的整个用户电路，缺省为释放状态。

当软件未能有效阻止超时事件时，看门狗定时器复位。该复位仅发生在软件无法正常执行，可能破坏数据时。在 CPU 处于 HALT 状态时，WDT 停止计数，不会产生复位信号。

### 3.4.7 WWDT 复位

复位除 EFC 和 IO 相关以外的其它逻辑。

### 3.4.8 SOFT\_RESETEEN 复位

此复位由系统产生。系统可以通过写软复位重启，但不复位 EFC 控制器和 IO 相关设置。

### 3.4.9 模块复位

模块复位，通过软件复位各数字模块。

### 3.5 低功耗模式

芯片除正常工作模式外，为了降低芯片的电流消耗，提供三种低功耗模式：休眠（Sleep）模式、深度休眠（Deepsleep）模式和停止（Stop）模式。

在休眠模式下，CM0+停止工作，保留中断处理功能。其它外设等模块时钟和复位可由软件设置。休眠模式由 M0+特定指令 WFI / WFE 进入，唤醒由中断触发。

深度休眠模式是休眠模式的升级，在此模式下，CM0+停止运行，高速时钟停止运行，低功耗功能模块（LPTIMER、LPUART、RTC、WDT）可以运行。深度休眠模式要先设置 CM0+内部的 DEEPSLEEP 寄存器，然后由 M0+特定指令 WFI / WFE 进入，唤醒由中断触发。

停止模式下，高速时钟和低速时钟均停止运行，系统无任何运行的时钟，一切外围模块均停止运行。上电复位信号有效，IO 状态保持，IO 中断有效，所有寄存器，RAM 和 CPU 数据保存状态时的功耗；停止模式要先设置 SYSREG 模块中 STOPMODE\_SEL 寄存器和 CM0+内部的 DEEPSLEEP 寄存器，然后由 M0+特定指令 WFI / WFE 进入，唤醒可以通过 GPIO 边沿/电平唤醒或者通过 LPTIMER 外部异步脉冲计数产生中断唤醒。

详细的描述如下表：

表 3-4：低功耗模式

模式	模式描述	进入条件	退出条件
Sleep	LDO Active 供电，CPU 大部分休眠（包括 NVIC），WIC 不休眠；软件可关闭各模块时钟。	<ol style="list-style-type: none"> <li>1. 根据需要，关闭各外设模块时钟，仅留下需要监测中断事件的模块。</li> <li>2. 执行 WFI/WFE 指令。</li> </ol>	<ol style="list-style-type: none"> <li>1. CM0+检测到中断或事件发生。</li> <li>2. 进入中断服务程序清中断并返回。</li> <li>3. 继续执行后续指令。</li> </ol>
Deepsleep	LDO Standby 供电，CPU 大部分休眠（包括 NVIC），WIC 不休眠；高速时钟源关闭，RCL 低速时钟源运行	<ol style="list-style-type: none"> <li>1. 根据需要，关闭各外设模块时钟，仅留下需要监测中断事件的模块。</li> <li>2. 设置 CM0+ 内部的 DEEP SLEEP 寄存器。</li> <li>3. 执行 WFI/WFE 指令。</li> </ol>	<ol style="list-style-type: none"> <li>1. CM0+检测到中断或事件发生。</li> <li>2. 进入中断服务程序清中断并返回。</li> <li>3. 继续执行后续指令</li> </ol>
Stop	LDO Standby 供电，关闭系统所有时钟	<ol style="list-style-type: none"> <li>1. 根据需要，设置 IO 唤醒的条件。</li> <li>2. 设置 CM0+ 内部的 DEEP SLEEP 寄存器。</li> <li>3. 设置 SYSREG 中的 STOPMODE_SEL 寄存器。</li> <li>4. 执行 WFI/WFE 指令。</li> </ol>	<ol style="list-style-type: none"> <li>1. 外部 IO 唤醒事件到来。</li> <li>2. CM0+检测到 IO 唤醒事件中断发生。</li> <li>3. 进入中断服务程序清中断并返回。</li> <li>4. 继续执行后续指令。</li> </ol>

低功耗模式的进入和唤醒条件阐述如下：

- Sleep, Deepsleep, Stop 模式进入条件都需要设置 SCB->SCR 寄存器，调用 WFI/WFE；三者模式的唤醒本质是都是需要产生中断或者事件发生。
- Sleep 模式下，内部高速时钟 RCH（48MHz）和内部低速时钟 RCL（32K）没有关闭，只要系

统产生中断就可以唤醒退出。

- Deepsleep 模式下, RCH 时钟关闭了, RCL 时钟在工作, 所以只有工作在 RCL (32K) 时钟源的模块如 WDT、RTC、LPTIMER、LPUART 可以产生中断唤醒退出, 以及 GPIO 边沿/电平模式在无时钟情况下产生中断唤醒退出。
- Stop 模式下, 所有时钟源关闭, 可以通过 GPIO 边沿/电平模式在无时钟情况下产生中断唤醒退出, 或者通过 LPTIMER 外部异步脉冲计数产生中断唤醒退出。

### 3.5.1 Sleep 模式

进入 sleep 模式设置:

- SCB->SCR 的 bit2 配置为 0
- 调用 WFI/WFE 进入 sleep 模式

唤醒条件: 中断唤醒。

### 3.5.2 Deepsleep 模式

Deepsleep 唤醒源包括: WDT、RTC、LPTIMER、LPUART (XTL 时钟源情况下) 中断唤醒, GPIO 边沿/电平中断唤醒。

下面以 PD4 管脚下降沿唤醒为例阐述配置流程:

1. 配置外围模块时钟控制寄存器 PERI\_CLKEN, 打开 GPIOD 时钟。
2. 配置外围模块复位控制寄存器 PERI\_RESET, GPIOD 设置正常工作。
3. 配置端口 PD 功能寄存器 SCU\_PDSEL, 配置 PD4 为 GPIO 功能。
4. 配置 GPIO\_IEN 寄存器, 使能 PD4 中断。
5. 配置 GPIO\_DIR 寄存器, PD4 为输入。
6. 配置 PAD\_IE0 寄存器, PD4 输入使能。
7. 配置 \_PAD\_PU0 寄存器, PD4 上拉使能。
8. 配置 GPIO\_IS 寄存器, PD4 边沿触发中断。
9. 配置 GPIO\_IBE 寄存器, PD4 单边触发。
10. 配置 GPIO\_IEV 寄存器, 下降沿触发。
11. SCB > SCR 的 bit2 配置为 1。
12. 调用 WFI 进入 Deepsleep 模式。
13. 中断产生后, 能将系统从深度休眠模式下唤醒。

### 3.5.3 Stop 模式

Stop 模式唤醒源包括: GPIO 边沿/电平中断唤醒, 或者通过 LPTIMER 外部异步脉冲计数产生

中断唤醒。

下面以 PD4 管脚下降沿唤醒为例阐述配置流程：

1. 配置外围模块时钟控制寄存器PERI\_CLKEN，打开GPIO时钟。
2. 配置外围模块复位控制寄存器PERI\_RESET，GPIO设置正常工作。
3. 配置端口PD功能寄存器PD\_SEL，配置PD4为GPIO功能。
4. 配置GPIO\_IEN寄存器，使能PD4中断。
5. 配置GPIO\_DIR寄存器，PD4为输入。
6. 配置PAD\_IE0寄存器，PD4输入使能。
7. 配置PAD\_PU0寄存器，PD4上拉使能。
8. 配置GPIO\_IS寄存器，PD4边沿触发中断。
9. 配置GPIO\_IBE寄存器，PD4单边触发。
10. 配置GPIO\_IEV寄存器，下降沿触发。
11. 配置STOPMODE\_SEL = 0xa5a50001。 //STOP模式有效
12. 配置SCB->SCR |= (1<<2)。 //SLEEPDEEP = 1
13. 调用\_\_WFI()。 //进入STOP模式
14. 中断产生后，能将系统从深度休眠模式下唤醒。

## 3.6 系统寄存器

SYSREG (SCU) 寄存器基地址：0x40002000

表 3-5: 系统寄存器列表

偏置	名称	描述
0x000	SYSCTRL0	系统控制寄存器 0
0x004	SYSCTRL1	系统控制寄存器 1
0x008	SYSCTRL_PROTECT	系统控制保护寄存器
0x00C	OSC_CTRL	时钟控制寄存器
0x010	PERI_CLKEN	外设时钟门控寄存器
0x020	RESET_FLAG	复位标识寄存器
0x024	PERI_RESET	外围模块复位控制寄存器
0x028	EXT_RESET_CTRL	外部复位滤波控制寄存器
0x030	PA_SEL	端口 PA 功能配置寄存器，只能外部复位和 POR 复位此寄存器
0x034	PB_SEL	端口 PB 功能配置寄存器，只能外部复位和 POR 复位此寄存器
0x038	PC_SEL	端口 PC 功能配置寄存器，只能外部复位和 POR 复位此寄存器
0x03C	PD_SEL	端口 PD 功能配置寄存器，只能外部复位和 POR 复位此寄存器
0x040	PE_SEL	端口 PE 功能配置寄存器，只能外部复位和 POR 复位此寄存器

偏置	名称	描述
0x044	PF_SEL	端口 PF 功能配置寄存器, 只能外部复位和 POR 复位此寄存器
0x048	PG_SEL	端口 PG 功能配置寄存器, 只能外部复位和 POR 复位此寄存器
0x054	PAD_ADS0	端口数模配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x058	PAD_ADS1	端口数模配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x060	PAD_DR0	端口驱动能力配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x064	PAD_DR1	端口驱动能力配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x06C	PAD_PU0	端口上拉配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x070	PAD_PU1	端口上拉配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x078	PAD_PD0	端口下拉配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x07C	PAD_PD1	端口下拉配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x084	PAD_OD0	端口开漏输出配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x088	PAD_OD1	端口开漏输出配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x090	PAD_CS0	端口输入类型配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x094	PAD_CS1	端口输入类型配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x09C	PAD_IE0	端口输入配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x0A0	PAD_IE1	端口输入配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x0A8	PAD_SR0	端口速率配置寄存器 0, 只能外部复位和 POR 复位此寄存器
0x0AC	PAD_SR1	端口速率配置寄存器 1, 只能外部复位和 POR 复位此寄存器
0x0B4	IOCTRL_PROTECT	IO 控制保护寄存器
0x0B8	LVD_CFG	LVD 控制寄存器
0x0C4	EXTRST_SEL	外部复位端口选择寄存器
0x0C8	STOPMODE_SEL	停止模式选择寄存器
0x0CC	REMAP_ADDR	REMAP 寄存器
0x0D0	VECTOR_OFFSET	中断向量地址重映射寄存器
0x0E0	BUZER_CR	蜂鸣器控制寄存器
0x0E4	LVR_CFG	LVR 控制寄存器
0x0E8	VREF_CFG	VREF 控制寄存器
0x0EC	XTH_CFG	XTH 控制寄存器
0x0F4	ANALOG_STAUS	模拟状态寄存器
0x0F8	VREF_STATUS	VREF 状态寄存器

说明: 寄存器描述表中使用的缩写列表:

- R: 只读
- W: 只写
- RW: 可读可写
- RW1C: 可读, 写 1 清零
- RW0C: 可读, 写 0 清除
- RSV: Reserved 的缩写, 此寄存器位没有功能, 是保留位

### 3.6.1 系统控制寄存器 0 SYSCTRL0 (偏移: 000H)

比特	名称	属性	复位值	描述
31:30	RSV	-	-	保留
29:27	CLKOUT_SEL	RW	0	PC2 作为时钟输出时, 输出时钟选择: 000: HCLK_OUT (系统时钟) 001: XTH 晶振时钟 010: RCL 时钟 011: XTL 时钟 100: PCLK_OUT 101: RTC_1Hz 110: RCH_DIV
26:24	CLK16M_DIV	RW	2	RTC 16.384M 时钟分频; 01: RCH 和 XTH 经过选择后的时钟二分频 10: RCH 和 XTH 经过选择后的时钟三分频 11: RCH 和 XTH 经过选择后的时钟四分频 注: 此位不能写入 00
23	RSV	-	-	保留
22	LPTIMER_EXTIG_SEL	RW	0	LPTIMER0 的 EXTIG (外部触发) 信号来源选择信号。 1: EXTIG 来自于 RTC 的 1HZ 时钟输出 0: EXTIG 来自于外部引脚
21	LPTIMER_LPTIN_SEL	RW	0	LPTIMER0 的 LPTIN (外部时钟输入) 信号来源选择信号。 1: LPTIN 来自于 RTC 的 1HZ 时钟输出 0: LPTIN 来自于外部引脚
20	DMA_C7HS_G0GT_SEL	RW	0	DMA 第七个握手信号选择。 1: 选择 GPIOA 的中断信号作为启动 DMA 搬移的信号 0: 选择 GTIMER0 的中断信号作为启动 DMA 搬移的信号
19	DMA_C7HS_EN	RW	0	DMA 第七个握手信号使能。当使能此位后, GPIOA 或 GTIMER0 的中断信号可以启动 DMA 搬移。 1: 使能 0: 不使能

比特	名称	属性	复位值	描述
18:17	RCH_DIV	RW	0	RCH 时钟源分频设置位： 00: 不分频 01: 二分频 10: 三分频 11: 四分频
16	SWD_WACK_EN	RW	1	连接 ULINK 或者 JLINK 后，在 DEEPSLEEP 或者 STOP 模式下，唤醒系统的使能位： 1: 在上述条件下，使用 NMI 中断唤醒系统 0: 在上述条件下，不唤醒系统
15	RSV	-	-	保留
14	CLK_SEL	RW	0	系统时钟来源选择： 0: 高速时钟 CLK_SEL_HF 1: 低速时钟 CLK_SEL_LF
13	CLK_SEL_HF	RW	0	0: 高频时钟选择内部高速时钟 RCH 1: 高频时钟选择外部高速时钟 XTH
12	CLK_SEL_LF	RW	0	0: 低频时钟选择内部低速时钟 RCL 1: 低频时钟选择外部低速时钟 XTL
11	RSV	-	-	保留
10:9	PCLK_DIV	RW	0	PCLK 分频选择： 00: HCLK 01: HCLK/2 10: HCLK/4 11: HCLK/8
8:6	HCLK_DIV	RW	0	HCLK 分频选择： 000: SystemClk 001: SystemClk/2 010: SystemClk/4 011: SystemClk/8 100: SystemClk/16 101: SystemClk/32 110: SystemClk/64 111: SystemClk/128
5:4	RSV	-	-	保留
3	XTL_EN	RW	0	外部低速晶振 XTL 使能控制： 0: 关闭 1: 使能 此位寄存器只能由 POR 和外部管脚复位。
2	RCL_EN	RW	1	内部低速时钟 RCL 使能控制： 0: 关闭 1: 使能
1	XTH_EN	RW	0	外部高速晶振 XTH 使能控制： 0: 关闭 1: 使能 注：当系统进入 DeepSleep，此高速时钟会自动关闭。此位寄存器只能由 POR 和外部管脚复位。

比特	名称	属性	复位值	描述
0	RCH_EN	RW	1	内部高速时钟 RCH 使能信号： 0：关闭 1：使能 注：当系统进入 DeepSleep，此高速时钟会自动关闭。

### 3.6.2 系统控制寄存器 1 SYSCTRL1 (偏移：004H)

比特	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9:8	XTL_RTRM	RW	1	XTL RTRM 信号配置。默认值是 2'b01，建议不要修改。 此位寄存器只能由 POR 和外部管脚复位。
7:3	RSV	-	-	保留
2	XTH_SEL	RW	0	外部 XTH 时钟选择输入控制： 1：XTH 使用 XTH1 0：XTH 使用 XTH0
1	EXTL_EN	RW	0	外部 XTL 时钟输入控制： 1：XTL 输出时钟从 PA0 输入 0：XTL 输出时钟由晶振产生 注：使用 PA0 输入时钟时，需设置 SYSCTRL0.XTL_EN 为 1。 此位寄存器只能由 POR 和外部管脚复位。
0	EXTH_EN	RW	0	外部 XTH 输入控制： 1：XTH 输出时钟从 PC3 输入 0：XTH 输出时钟由晶振产生 注：使用 PC3 输入时钟时，需设置 SYSCTRL0.XTH_EN 为 1。 此位寄存器只能由 POR 和外部管脚复位。

### 3.6.3 系统控制保护寄存器 SYSCTRL\_PROTECT (偏移: 008H)

比特	名称	属性	复位值	描述
31:0	SYSCTRL_PROTECT	R/W	0	寄存器 SYSCTRL0 和 SYSCTRL1 写保护的 控制寄存器。给此寄存器写 0xA5A5_5A5A, 启动寄存器 SYSCTRL0 和 SYSCTRL1 的写使能。给此寄存器写其他值, 关闭它们的写使能。SYSCTRL0 或 SYSCTRL1 寄存器配置完后, 它们的写使能会自动关闭。 读取此寄存器返回 SYSCTRL0 和 SYSCTRL1 寄存器的写使能状态。 0: 写未使能 1: 写已经使能

### 3.6.4 时钟控制寄存器 OSC\_CTRL (偏移: 0x00CH)

比特	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28:16	WAKP_delay	RW	13'h138	系统从 DEEPSLEEP/STOP 模式唤醒, CLK 给出的时间延时。此寄存器的时间为系统时钟计数的时钟周期。
15	RSV	-	-	保留
14	XTH_stable	R	0	外部高速时钟 XTH 稳定标志位: 1: 代表 XTH 已经稳定, 可以被内部电路使用 0: 代表 XTH 未稳定, 不可以被内部电路使用
13:12	XTH_startup	RW	2'b10	外部高速时钟 XTH 稳定时间选择: 11: 65535 个周期 10: 32768 个周期 01: 16384 个周期 00: 4096 个周期
11	RSV	-	-	保留
10	RCH_stable	R	1	内部高速时钟 RCH 稳定标志位: 1: 代表 RCH 已经稳定, 可以被内部电路使用 0: 代表 RCH 未稳定, 不可以被内部电路使用
9:8	RCH_startup	RW	00	内部高速时钟 RCH 稳定时间选择: 11: 256 个周期 10: 64 个周期 01: 16 个周期 00: 4 个周期
7	RSV	-	-	保留
6	XTL_stable	R	0	外部低速时钟 XTL 稳定标志位: 1: 代表 XTL 已经稳定, 可以被内部电路使用 0: 代表 XTL 未稳定, 不可以被内部电路使用

比特	名称	属性	复位值	描述
5:4	XTL_startup	RW	2'b10	外部低速时钟 XTL 稳定时间选择： 11: 32767 个周期 10: 16384 个周期 01: 4096 个周期 00: 1024 个周期
3	RSV	-	-	保留
2	RCL_stable	R	1	内部低速时钟 RCL 稳定标志位： 1: 代表 RCL 已经稳定，可以被内部电路使用 0: 代表 RCL 未稳定，不可以被内部电路使用
1:0	RCL_startup	RW	00	内部低速时钟 RCL 稳定时间选择： 11: 256 个周期 10: 64 个周期 01: 16 个周期 00: 4 个周期

### 3.6.5 外围模块时钟寄存器 PERI\_CLKEN (偏移: 010H)

比特	名称	属性	复位值	描述
31	I2C1_CLKEN	RW	0	I2C1 模块时钟使能： 1: 使能 0: 关闭
30	UART2_CLKEN	RW	0	UART2 模块时钟使能： 1: 使能 0: 关闭
29	GPIOF_CLKEN	RW	0	GPIOF 模块时钟使能： 1: 使能 0: 关闭
28	GPIOE_CLKEN	RW	0	GPIOE 模块时钟使能： 1: 使能 0: 关闭
27	ATIMER_CLKEN	RW	0	ATIMER 模块时钟使能： 1: 使能 0: 关闭
26	CACHE_CLKEN	RW	1	CACHE 模块时钟使能： 1: 使能 0: 关闭
25	WWDT_CLKEN	RW	0	WWDT 模块时钟使能： 1: 使能 0: 关闭
24	CAN_CLKEN	RW	0	CAN 模块时钟使能： 1: 使能 0: 关闭
23	QSPI_CLKEN	RW	0	QSPI 模块时钟使能： 1: 使能 0: 关闭
22	DMA_CLKEN	RW	0	DMA 模块时钟使能： 1: 使能 0: 关闭
21	SPI1_CLKEN	RW	0	SPI1 模块时钟使能： 1: 使能 0: 关闭
20	BTIMER23_CLKEN	RW	0	BTIMER2、BTIMER3 模块时钟使能： 1: 使能 0: 关闭
19	GPIOD_CLKEN	RW	0	GPIOD 模块时钟使能： 1: 使能 0: 关闭
18	GPIOC_CLKEN	RW	0	GPIOC 模块时钟使能： 1: 使能 0: 关闭

比特	名称	属性	复位值	描述
17	GPIOB_CLKEN	RW	0	GPIOB 模块时钟使能： 1: 使能 0: 关闭
16	GPIOA_CLKEN	RW	0	GPIOA 模块时钟使能： 1: 使能 0: 关闭
15	I2C_CLKEN	RW	0	I2C 模块时钟使能： 1: 使能 0: 关闭
14	ADC_CLKEN	RW	0	ADC 控制器模块时钟使能： 1: 使能 0: 关闭
13	RTC_CLKEN	RW	1	RTC 模块时钟使能： 1: 使能 0: 关闭
12	WDT_CLKEN	RW	0	WDT 模块时钟使能： 1: 使能 0: 关闭
11	CRC_CLKEN	RW	0	CRC 模块时钟使能： 1: 使能 0: 关闭
10	UART1_CLKEN	RW	0	UART1 模块时钟使能： 1: 使能 0: 关闭
9	GTIMER0_CLKEN	RW	0	GTIMER0 模块时钟使能： 1: 使能 0: 关闭
8	LPTIM01_CLKEN	RW	0	LPTIMER0、LPTIMER1 模块时钟使能： 1: 使能 0: 关闭
7	GPIOG_CLKEN	RW	0	GPIOG 模块时钟使能： 1: 使能 0: 关闭
6	BTIMER01_CLKEN	RW	0	BTIMER0、BTIMER1 模块时钟使能： 1: 使能 0: 关闭
5	LPTIM23_CLKEN	RW	0	LPTIMER2、LPTIMER 3 模块时钟使能： 1: 使能 0: 关闭
4	SPI0_CLKEN	RW	0	SPI0 模块时钟使能： 1: 使能 0: 关闭
3	GTIMER2_CLKEN	RW	0	GTIMER 2 模块时钟使能： 1: 使能 0: 关闭
2	GTIMER1_CLKEN	RW	0	GTIMER 1 模块时钟使能： 1: 使能 0: 关闭
1	LPUART_CLKEN	RW	0	LPUART 模块时钟使能： 1: 使能 0: 关闭
0	UART0_CLKEN	RW	0	UART0 模块时钟使能： 1: 使能 0: 关闭

### 3.6.6 复位标识寄存器 RESET\_FLAG (偏移: 020H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	SYS_RESET_REQ_FLAG	R/W1C	0	CPU 复位状态。需要软件初始化和清除。 1: Cortex M0+ 系统复位发生 0: 无复位发生 此位只能被 PORN 和外部 RESETN 复位, 写 1 清 0

比特	名称	属性	复位值	描述
6	LOCKUP_RSTN_FLAG	R/W1C	0	CPU 死锁复位状态。需要软件初始化和清除。 1: Lockup 复位发生 0: 无复位发生 此位只能被 PORN 和外部 RESETN 复位, 写 1 清 0
5	LVD_RSTN_FLAG	R/W1C	0	低电压复位状态。需要软件初始化和清除。 1: LVD 复位发生 0: 无复位发生 此位只能被 PORN 和外部 RESETN 复位, 写 1 清 0
4	SOFT_RSTN_FLAG	R/W1C	0	软件复位状态。需要软件初始化和清除。 1: 写 REMAP_ADDR 寄存器的 SOFT_RESETN 位复位发生 0: 无复位发生 此位只能被 PORN 和外部 RESETN 复位, 写 1 清 0
3	WDT_FLAG	R/W1C	0	看门狗复位状态。需要软件初始化和清除。 1: WDT 复位发生 0: 无复位发生 此位只能被 PORN 和外部 RESETN 复位, 写 1 清 0
2	RESETN_FLAG	R/W1C	0	外部复位状态。需要软件初始化和清除。 1: 外部复位发生 0: 无复位发生 此位只能被 PORN 复位, 写 1 清 0
1:0	RSV	-	-	保留

Note: 复位标识寄存器只能被 PORN 复位

### 3.6.7 外围模块复位控制寄存器 PERI\_RESET (偏移: 024H)

比特	名称	属性	复位值	描述
31	I2C1_RESET	RW	0	I2C1 模块复位使能: 1: 正常工作 0: 模块处于复位状态
30	UART2_RESET	RW	0	UART2 模块复位使能: 1: 正常工作 0: 模块处于复位状态
29	GPIOF_RESET	RW	0	GPIOF 模块复位使能: 1: 正常工作 0: 模块处于复位状态
28	GPIOE_RESET	RW	0	GPIOE 模块复位使能: 1: 正常工作 0: 模块处于复位状态
27	ATIMER_RESET	RW	0	ATIMER 模块复位使能: 1: 正常工作 0: 模块处于复位状态

比特	名称	属性	复位值	描述
26	CACHE_RESET	RW	1	CACHE 模块复位使能： 1: 正常工作 0: 模块处于复位状态
25	WWDT_RESET	RW	0	WWDT 模块复位使能： 1: 正常工作 0: 模块处于复位状态
24	CAN_RESET	RW	0	CAN 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
23	QSPI_RESET	RW	0	QSPI 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
22	DMA_RESET	RW	0	DMA 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
21	SPI1_RESET	RW	0	SPI1 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
20	BTIMER23_RESET	RW	0	BTIMER2、BTIMER3 模块复位使能： 1: 正常工作 0: 模块处于复位状态
19	GPIOD_RESET	RW	0	GPIOD 模块复位使能： 1: 正常工作 0: 模块处于复位状态
18	GPIOC_RESET	RW	0	GPIOC 模块复位使能： 1: 正常工作 0: 模块处于复位状态
17	GPIOB_RESET	RW	0	GPIOB 模块复位使能： 1: 正常工作 0: 模块处于复位状态
16	GPIOA_RESET	RW	0	GPIOA 模块复位使能： 1: 正常工作 0: 模块处于复位状态
15	I2C_RESET	RW	0	I2C 模块复位使能： 1: 正常工作 0: 模块处于复位状态
14	ADC_RESET	RW	0	ADC 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
13	RTC_RESET	RW	1	RTC 模块复位使能： 1: 正常工作 0: 模块处于复位状态
12	WDT_RESET	RW	0	WDT 模块复位使能： 1: 正常工作 0: 模块处于复位状态
11	CRC_RESET	RW	0	CRC 模块复位使能： 1: 正常工作 0: 模块处于复位状态
10	UART1_RESET	RW	0	UART1 模块复位使能： 1: 正常工作 0: 模块处于复位状态
9	GTIMER0_RESET	RW	0	GTIMER0 模块复位使能： 1: 正常工作 0: 模块处于复位状态
8	LPTIM01_RESET	RW	0	LPTIMER0、LPTIMER 1 模块复位使能： 1: 正常工作 0: 模块处于复位状态
7	GPIOG_RESET	RW	0	GPIOG 模块复位使能： 1: 正常工作 0: 模块处于复位状态
6	BTIMER01_RESET	RW	0	BTIMER0、BTIMER1 模块复位使能： 1: 正常工作 0: 模块处于复位状态
5	LPTIM23_RESET	RW	0	LPTIMER2、LPTIMER 3 模块复位使能： 1: 正常工作 0: 模块处于复位状态
4	SPI0_RESET	RW	0	SPI0 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
3	GTIMER2_RESET	RW	0	GTIMER2 模块复位使能： 1: 正常工作 0: 模块处于复位状态

比特	名称	属性	复位值	描述
2	GTIMER1_RESET	RW	0	GTIMER1 模块复位使能： 1: 正常工作 0: 模块处于复位状态
1	LPUART_RESET	RW	0	LPUART 模块复位使能： 1: 正常工作 0: 模块处于复位状态
0	UART0_RESET	RW	0	UART0 模块复位使能： 1: 正常工作 0: 模块处于复位状态

### 3.6.8 外部复位滤波控制寄存器 EXT\_RESET\_CTRL (偏移: 028H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	EXT_FILTER_EN	R/W	0	外部复位滤波使能位。 1: 外部复位滤波使能 0: 外部复位滤波禁止

### 3.6.9 端口 PA 功能配置寄存器 PA\_SEL (偏移: 030H)

位	名称	属性	复位值	描述
27:24	PA6_SEL	RW	0	端口 PA6 功能选择 4'b0000: GPIO PA6 4'b0001: GTIMER2_CH 4'b0010: UART1_TX 4'b0011: SPI0_CSN0 4'b0100: LPUART_TX 4'b0101: RTC_OUT 4'b0110: CMP1_OUT 4'b0111: RTC_STAMP1 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: ATIMER_CH3N 4'b1110: ATIMER_BK2 4'b1111: LPTIMER3_OUT1

位	名称	属性	复位值	描述
23:20	PA5_SEL	RW	0	端口 PA5 功能选择 4'b0000: GPIO PA5 4'b0001: GTIMER1_CH 4'b0010: LPUART_TX 4'b0011: UART1_RTS 4'b0100: SPI0_SCK 4'b0101: LPTIMER1_IN 4'b0110: SPI1_CSN1 4'b0111: SPI1_MI1 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_CH3 4'b1110: LPTIMER0_CAP0 4'b1111: LPTIMER2_OUT0
19:16	PA4_SEL	RW	0	端口 PA4 功能选择 4'b0000: GPIO PA4 4'b0001: GTIMER0_CH 4'b0010: UART1_RX 4'b0011: UART1_CTS 4'b0100: CMP0_OUT 4'b0101: RTC_STAMP0 4'b0110: LPUART_RX 4'b0111: LPTIMER0_IN 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_CH2N 4'b1110: ATIMER_CH4 4'b1111: LPTIMER2_EXT

位	名称	属性	复位值	描述
15:12	PA3_SEL	RW	0	端口 PA3 功能选择 4'b0000: GPIO PA3 4'b0001: UART0_TX 4'b0010: I2C0_SDA 4'b0011: SPI0_MI1 4'b0100: LPTIMER1_OUT0 4'b0101: QSPI_MOSI 4'b0110: UART1_RX 4'b0111: SPI1_CSN1 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH2 4'b1111: ATIMER_BK1
11:8	PA2_SEL	RW	0	端口 PA2 功能选择 4'b0000: GPIO PA2 4'b0001: NC 4'b0010: UART1_RX 4'b0011: UART0_RX 4'b0100: LPUART_RX 4'b0101: I2C0_SCL 4'b0110: I2C0_SDA 4'b0111: NC
7:4	PA1_SEL	RW	0	端口 PA1 功能选择 4'b0000: GPIO PA1 4'b0001: SPI1_MI1 4'b0010: SPI0_MOSI 4'b0011: LPTIMER1_EXT 4'b0100: UART0_RX 4'b0101: GTIMER1_CHN 4'b0110: LPTIMER2_OUT0 4'b0111: QSPI_CSN 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH1N 4'b1111: ATIMER_ETR

位	名称	属性	复位值	描述
3:0	PA0_SEL	RW	0	端口 PA0 功能选择 4'b0000: GPIO PA0 4'b0001: GTIMER2_CHN 4'b0010: RTC_OUT 4'b0011: SPI0_CSN1 4'b0100: CMP2_OUT 4'b0101: LPTIMER2_IN 4'b0110: UART0_RX 4'b0111: QSPI_SCK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH1 4'b1111: ATIMER_BK2

### 3.6.10 端口 PB 功能配置寄存器 PB\_SEL (偏移: 034H)

位	名称	属性	复位值	描述
31:28	PB7_SEL	RW	0	端口 PB7 功能选择 4'b0000: GPIO PB7 4'b0001: SPI0_SCK 4'b0010: LPTIMER0_OUT0 4'b0011: LPTIMER2_EXT 4'b0100: RTC_STAMP0 4'b0101: GTIMER2_CHN 4'b0110: QSPI_HOLD 4'b0111: GTIMER2_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH2N 4'b1111: LPTIMER3_CAP0

位	名称	属性	复位值	描述
27:24	PB6_SEL	RW	0	端口 PB6 功能选择 4'b0000: GPIO PB6 4'b0001: LPTIMER0_IN 4'b0010: SPI1_MOSI 4'b0011: SPI0_CSN1 4'b0100: GTIMER0_CHN 4'b0101: RTC_STAMP1 4'b0110: CMP2_OUT 4'b0111: QSPI_SCK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH3N 4'b1111: LPTIMER1_OUT1
23:20	PB5_SEL	RW	0	端口 PB5 功能选择 4'b0000: GPIO PB5 4'b0001: GTIMER2_CH 4'b0010: SPI1_MISO/SPI1_TRI_MO 4'b0011: SPI0_MI1 4'b0100: UART1_RTS 4'b0101: GTIMER1_CH 4'b0110: LPTIMER1_OUT0 4'b0111: GTIMER1_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: ATIMER_CH2N 4'b1101: ATIMER_BK1 4'b1110: LPTIMER0_OUT1 4'b1111: LPTIMER1_CAP1

位	名称	属性	复位值	描述
19:16	PB4_SEL	RW	0	端口 PB4 功能选择 4'b0000: GPIO PB4 4'b0001: SPI0_MOSI 4'b0010: CMP1_OUT 4'b0011: UART1_CTS 4'b0100: SPI1_MOSI 4'b0101: LPTIMER0_OUT0 4'b0110: CAN_TX 4'b0111: QSPI_MOSI 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH1N 4'b1111: LPTIMER3_OUT0
15:12	PB3_SEL	RW	0	端口 PB3 功能选择 4'b0000: GPIO PB3 4'b0001: SPI1_MISO/SPI1_TRI_MO 4'b0010: CMP0_OUT 4'b0011: LPTIMER0_EXT 4'b0100: CAN_RX 4'b0101: RTC_STAMP1 4'b0110: LPTIMER2_IN 4'b0111: GTIMER0_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_BK1 4'b1111: LPTIMER3_CAP1

位	名称	属性	复位值	描述
11:8	PB2_SEL	RW	0	端口 PB2 功能选择 4'b0000: GPIO PB2 4'b0001: SPI1_SCK 4'b0010: SPI0_CSN0 4'b0011: GTIMER0_CH 4'b0100: SPI0_MOSI 4'b0101: LPTIMER1_IN 4'b0110: GTIMER2_CHN 4'b0111: QSPI_HOLD 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_CH4 4'b1110: LPTIMER2_OUT1 4'b1111: LPTIMER2_CAP0
7:4	PB1_SEL	RW	0	端口 PB1 功能选择 4'b0000: GPIO PB1 4'b0001: SPI1_CSN0 4'b0010: GTIMER1_CHN 4'b0011: LPTIMER0_EXT 4'b0100: LPTIMER0_IN 4'b0101: LPUART_TX 4'b0110: I2C0_SCL 4'b0111: CMP1_OUT 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: LPTIMER1_CAP0 4'b1111: LPTIMER3_OUT0

位	名称	属性	复位值	描述
3:0	PB0_SEL	RW	0	端口 PB0 功能选择 4'b0000: GPIO PB0 4'b0001: GTIMER0_CHN 4'b0010: GTIMER1_CH 4'b0011: UART1_RX 4'b0100: BUZZER_OUT 4'b0101: SPI1_MOSI 4'b0110: SPI0_MISO/SPI0_TRI_MO 4'b0111: LPUART_RX 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER0_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER2_CH 4'b1101: LPTIMER1_OUT1 4'b1110: LPTIMER2_IN 4'b1111: LPTIMER3_IN

### 3.6.11 端口 PC 功能配置寄存器 PC\_SEL (偏移: 038H)

位	名称	属性	复位值	描述
31:28	RSV	-	-	保留
27:24	PC6_SEL	RW	4'b0001	端口 PC6 功能选择 4'b0000: GPIO PC6 4'b0001: SWCLK 4'b0010: UART1_TX 4'b0011: SPI1_MISO/SPI1_TRI_MO 4'b0100: CMP1_OUT 4'b0101: LPUART_TX 4'b0110: LPTIMER0_OUT0 4'b0111: UART2_TX 4'b1000: UART2_RX 4'b1001: I2C1_SDA 4'b1010: GTIMER0_CH 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH

位	名称	属性	复位值	描述
23:20	PC5_SEL	RW	4'b0001	端口 PC5 功能选择 4'b0000: GPIO PC5 4'b0001: SWIO 4'b0010: SPI1_SCK 4'b0011: LPTIMER0_EXT 4'b0100: I2C0_SDA 4'b0101: CMP0_OUT 4'b0110: LPUART_RX 4'b0111: UART2_TX 4'b1000: UART2_RX 4'b1001: I2C1_SCL 4'b1010: GTIMER0_CH 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH
19:16	PC4_SEL	RW	0	端口 PC4 功能选择 4'b0000: GPIO PC4 4'b0001: UART1_RTS 4'b0010: SPI1_MOSI 4'b0011: UART0_RX 4'b0100: SPI0_MI1 4'b0101: CMP1_OUT 4'b0110: LPTIMER2_EXT 4'b0111: QSPI_WP 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER2_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_ETR 4'b1111: LPTIMER3_CAP1
15:12	PC3_SEL	RW	0	端口 PC3 功能选择 4'b0000: GPIO PC3 4'b0001: CMP0_OUT 4'b0010: UART1_CTS 4'b0011: BUZZER_OUT 4'b0100: SPI1_MISO/SPI1_TRI_MO 4'b0101: GTIMER2_CH 4'b0110: UART0_TX 4'b0111: LPTIMER0_OUT0 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER1_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: ATIMER_CH4 4'b1110: LPTIMER3_IN 4'b1111: LPTIMER3_EXT

位	名称	属性	复位值	描述
11:8	PC2_SEL	RW	2	端口 PC2 功能选择 4'b0000: GPIO PC2 4'b0001: I2C0_SDA 4'b0010: UART1_RX 4'b0011: CMP0_OUT 4'b0100: SPI0_CSN1 4'b0101: GTIMER2_CH 4'b0110: LPTIMER1_IN 4'b0111: CLKOUT 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: ATIMER_CH3 4'b1110: LPTIMER0_CAP1 4'b1111: LPTIMER2_OUT1
7:4	PC1_SEL	RW	2	端口 PC1 功能选择 4'b0000: GPIO PC1 4'b0001: I2C0_SCL 4'b0010: UART1_TX 4'b0011: CMP0_OUT 4'b0100: SPI0_MISO/SPI0_TRI_MO 4'b0101: GTIMER1_CH 4'b0110: LPTIMER0_OUT0 4'b0111: CAN_RX 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_CH2 4'b1110: LPTIMER3_OUT1 4'b1111: LPTIMER3_EXT

位	名称	属性	复位值	描述
3:0	PC0_SEL	RW	0	端口 PC0 功能选择 4'b0000: GPIO PC0 4'b0001: SPI0_MOSI 4'b0010: GTIMER0_CH 4'b0011: LPTIMER0_IN 4'b0100: LPTIMER2_OUT0 4'b0101: CAN_TX 4'b0110: SPI1_MI1 4'b0111: GTIMER0_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SDA 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_CH1 4'b1110: LPTIMER1_EXT 4'b1111: LPTIMER2_CAP1

### 3.6.12 端口 PD 功能配置寄存器 PD\_SEL (偏移: 03CH)

位	名称	属性	复位值	描述
31:28	PD7_SEL	RW	0	端口 PD7 功能选择 4'b0000: GPIO PD7 4'b0001: UART1_TX 4'b0010: SPI1_CSN0 4'b0011: I2C0_SCL 4'b0100: SPI0_SCK 4'b0101: GTIMER1_CHN 4'b0110: LPTIMER1_OUT0 4'b0111: UART0_RX 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER3_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_ETR 4'b1111: LPTIMER0_CAP0

位	名称	属性	复位值	描述
27:24	PD6_SEL	RW	0	端口 PD6 功能选择 4'b0000: GPIO PD6 4'b0001: UART0_TX 4'b0010: SPI0_MISO/SPI0_TRI_MO 4'b0011: LPTIMER1_EXT 4'b0100: CAN_TX 4'b0101: QSPI_MISO 4'b0110: SPI0_CSN0 4'b0111: LPTIMER2_OUT0 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER2_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH3 4'b1111: ATIMER_BK1
23:20	PD5_SEL	RW	0	端口 PD5 功能选择 4'b0000: GPIO PD5 4'b0001: I2C0_SDA 4'b0010: LPTIMER1_IN 4'b0011: UART1_RX 4'b0100: SPI1_MI1 4'b0101: GTIMER0_CHN 4'b0110: CAN_RX 4'b0111: LPUART_RX 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH2 4'b1111: ATIMER_BK2

位	名称	属性	复位值	描述
19:16	PD4_SEL	RW	0	端口 PD4 功能选择 4'b0000: GPIO PD4 4'b0001: UART1_TX 4'b0010: I2C0_SCL 4'b0011: LPUART_TX 4'b0100: SPI1_CSN1 4'b0101: SPI0_SCK 4'b0110: GTIMER2_CH 4'b0111: LPTIMER0_EXT 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER1_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CHN 4'b1110: ATIMER_CH1 4'b1111: LPTIMER3_OUT1
15:12	PD3_SEL	RW	0	端口 PD3 功能选择 4'b0000: GPIO PD3 4'b0001: SPI1_MOSI 4'b0010: LPTIMER0_IN 4'b0011: GTIMER0_CH 4'b0100: LPTIMER2_EXT 4'b0101: RTC_STAMP1 4'b0110: SPI0_CSN1 4'b0111: QSPI_CSN 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER1_CH 4'b1100: GTIMER1_CHN 4'b1101: GTIMER2_CH 4'b1110: ATIMER_BK1 4'b1111: LPTIMER1_OUT1

位	名称	属性	复位值	描述
11:8	PD2_SEL	RW	0	端口 PD2 功能选择 4'b0000: GPIO PD2 4'b0001: SPI1_MISO/SPI1_TRI_MO 4'b0010: SPI0_MI1 4'b0011: LPTIMER2_IN 4'b0100: SPI0_CSN0 4'b0101: LPTIMER2_OUT0 4'b0110: CMP2_OUT 4'b0111: GTIMER1_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER0_OUT 4'b1011: GTIMER0_CH 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_ETR 4'b1111: LPTIMER3_IN
7:4	PD1_SEL	RW	0	端口 PD1 功能选择 4'b0000: GPIO PD1 4'b0001: SPI1_SCK 4'b0010: GTIMER1_CH 4'b0011: LPTIMER1_EXT 4'b0100: SPI1_MI1 4'b0101: QSPI_MISO 4'b0110: I2C0_SCL 4'b0111: GTIMER2_BK 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: I2C1_SCL 4'b1011: GTIMER0_CH 4'b1100: GTIMER2_CH 4'b1101: ATIMER_BK2 4'b1110: LPTIMER2_CAP1 4'b1111: LPTIMER3_OUT0

位	名称	属性	复位值	描述
3:0	PD0_SEL	RW	0	端口 PD0 功能选择 4'b0000: GPIO PD0 4'b0001: SPI1_CSN0 4'b0010: GTIMER0_CH 4'b0011: UART1_RX 4'b0100: LPTIMER1_IN 4'b0101: RTC_STAMP0 4'b0110: GTIMER2_CHN 4'b0111: QSPI_WP 4'b1000: UART2_TX 4'b1001: UART2_RX 4'b1010: BTIMER3_OUT 4'b1011: I2C1_SCL 4'b1100: GTIMER1_CH 4'b1101: GTIMER2_CH 4'b1110: ATIMER_CH3 4'b1111: LPTIMER3_CAPO

### 3.6.13 端口 PE 功能配置寄存器 PE\_SEL (偏移: 040H)

位	名称	属性	复位值	描述
31:24	-	R	0	保留
23:20	PE5_SEL	RW	0	端口 PE5 功能选择 4'b000: GPIO PE5 4'b001: QSPI_HOLD 4'b010: SPI0_CSN1 4'b011: SPI1_CSN1 4'b100: UART1_RTS 4'b101: GTIMER0_BK 4'b0110: UART2_TX 4'b0111: UART2_RX 4'b1000: I2C1_SDA 4'b1001: GTIMER0_CH 4'b1010: GTIMER1_CH 4'b1011: GTIMER2_CH
19:16	PE4_SEL	RW	0	端口 PE4 功能选择 4'b0000: GPIO PE4 4'b0001: QSPI_SCK 4'b0010: SPI0_MISO/SPI0_TRI_MO 4'b0011: I2C0_SCL 4'b0100: SPI1_MISO/SPI1_TRI_MO 4'b0101: GTIMER2_BK 4'b0110: UART2_TX 4'b0111: UART2_RX 4'b1000: I2C1_SCL 4'b1001: GTIMER0_CH 4'b1010: GTIMER1_CH 4'b1011: GTIMER2_CH

位	名称	属性	复位值	描述
15:12	PE3_SEL	RW	0	端口 PE3 功能选择 4'b0000: GPIO PE3 4'b0001: QSPI_MOSI 4'b0010: SPI0_MOSI 4'b0011: I2C0_SDA 4'b0100: SPI1_CSN0 4'b0101: GTIMER1_BK 4'b0110: UART2_TX 4'b0111: UART2_RX 4'b1000: I2C1_SCL 4'b1001: GTIMER0_CH 4'b1010: GTIMER1_CH 4'b1011: GTIMER2_CH
11:8	PE2_SEL	RW	0	端口 PE2 功能选择 4'b0000: GPIO PE2 4'b0001: QSPI_CSN 4'b0010: SPI0_MI1 4'b0011: SPI1_SCK 4'b0100: UART1_CTS 4'b0101: GTIMER0_BK 4'b0110: UART2_TX 4'b0111: UART2_RX 4'b1000: I2C1_SDA 4'b1001: GTIMER0_CH 4'b1010: GTIMER1_CH 4'b1011: GTIMER2_CH
7:4	PE1_SEL	RW	0	端口 PE1 功能选择 4'b0000: GPIO PE1 4'b0001: QSPI_MISO 4'b0010: I2C0_SDA 4'b0011: SPI0_SCK 4'b0100: SPI1_MOSI 4'b0101: UART1_TX 4'b0110: GTIMER2_BK 4'b0111: UART2_TX 4'b1000: UART2_RX 4'b1001: I2C1_SCL 4'b1010: GTIMER0_CH 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH

位	名称	属性	复位值	描述
3:0	PE0_SEL	RW	0	端口 PE0 功能选择 4'b0000: GPIO PE0 4'b0001: QSPI_WP 4'b0010: I2C0_SCL 4'b0011: SPI0_CSN0 4'b0100: SPI1_MI1 4'b0101: UART1_RX 4'b0110: GTIMER1_BK 4'b0111: UART2_TX 4'b1000: UART2_RX 4'b1001: I2C1_SDA 4'b1010: GTIMER0_CH 4'b1011: GTIMER1_CH 4'b1100: GTIMER2_CH

### 3.6.14 端口 PF 功能配置寄存器 PF\_SEL (偏移: 044H)

位	名称	属性	复位值	描述
31:28	PF7_SEL	RW	0	端口 PF7 功能选择 4'b0000: GPIO PF7 4'b0001: UART1_RX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SCL 4'b0101: GTIMER0_CH 4'b0110: BTIMER1_OUT 4'b0111: GTIMER1_CH 4'b1000: GTIMER1_CHN 4'b1001: GTIMER2_CH 4'b1010: GTIMER2_CHN 4'b1011: SPI1_CSN0 4'b1100: LPTIMER2_CAP1 4'b1101: LPTIMER3_EXT 4'b1110: LPTIMER3_CAP0 4'b1111: CAN_TX

位	名称	属性	复位值	描述
27:24	PF6_SEL	RW	0	端口 PF6 功能选择 4'b0000: GPIO PF6 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: I2C1_SDA 4'b0100: GTIMER0_CH 4'b0101: GTIMER0_CHN 4'b0110: GTIMER1_CH 4'b0111: BTIMER0_OUT 4'b1000: GTIMER2_CH 4'b1001: ADC_H30 4'b1010: SPI0_CSN0 4'b1011: SPI0_MISO/SPI0_TRI_MO 4'b1100: SPI1_MOSI 4'b1101: ATIMER_CH3N 4'b1110: LPTIMER2_CAP0 4'b1111: CAN_RX
23:20	PF5_SEL	RW	0	端口 PF5 功能选择 4'b0000: GPIO PF5 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: BTIMER3_OUT 4'b0100: GTIMER0_CH 4'b0101: GTIMER0_CHN 4'b0110: GTIMER1_CH 4'b0111: GTIMER1_CHN 4'b1000: GTIMER2_CH 4'b1001: ADC_H29 4'b1010: SPI1_MISO/SPI1_TRI_MO 4'b1011: ATIMER_CH2N 4'b1100: LPTIMER0_CAP1 4'b1101: LPTIMER3_OUT1 4'b1110: LPTIMER3_CAP1 4'b1111: CAN_TX

位	名称	属性	复位值	描述
19:16	PF4_SEL	RW	0	端口 PF4 功能选择 4'b0000: GPIO PF4 4'b0001: LPUART_TX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: BTIMER2_OUT 4'b0101: GTIMER0_CH 4'b0110: GTIMER1_CH 4'b0111: ADC_H28 4'b1000: GTIMER2_CH 4'b1001: GTIMER2_CHN 4'b1010: SPI0_SCK 4'b1011: SPI0_MOSI 4'b1100: SPI1_SCK 4'b1101: ATIMER_CH1N 4'b1110: LPTIMER0_CAP0 4'b1111: I2C0_SCL
15:12	PF3_SEL	RW	0	端口 PF3 功能选择 4'b0000: GPIO PF3 4'b0001: LPUART_RX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SCL 4'b0101: GTIMER0_CH 4'b0110: BTIMER1_OUT 4'b0111: GTIMER1_CH 4'b1000: GTIMER2_CH 4'b1001: SPI0_CSN0 4'b1010: SPI1_CSN0 4'b1011: ATIMER_CH2N 4'b1100: ATIMER_BK1 4'b1101: LPTIMER2_EXT 4'b1110: LPTIMER3_OUT0 4'b1111: LPTIMER3_IN

位	名称	属性	复位值	描述
11:8	PF2_SEL	RW	0	端口 PF2 功能选择 4'b0000: GPIO PF2 4'b0001: LPUART_RX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SDA 4'b0101: GTIMER0_CH 4'b0110: GTIMER1_CH 4'b0111: GTIMER2_CH 4'b1000: SPI0_MISO/SPI0_TRI_MO 4'b1001: SPI1_CSN1 4'b1010: ATIMER_CH2 4'b1011: LPTIMER0_IN 4'b1100: LPTIMER1_CAP1 4'b1101: LPTIMER2_CAP0 4'b1110: LPTIMER3_EXT 4'b1111: I2C0_SDA
7:4	PF1_SEL	RW	0	端口 PF1 功能选择 4'b0000: GPIO PF1 4'b0001: LPUART_TX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SCL 4'b0101: GTIMER0_CH 4'b0110: GTIMER1_CH 4'b0111: GTIMER2_CH 4'b1000: SPI0_SCK 4'b1001: ATIMER_CH1N 4'b1010: LPTIMER0_OUT1 4'b1011: LPTIMER0_CAP1 4'b1100: LPTIMER1_OUT0 4'b1101: LPTIMER1_IN 4'b1110: LPTIMER2_OUT1 4'b1111: I2C0_SCL

位	名称	属性	复位值	描述
3:0	PF0_SEL	RW	0	端口 PF0 功能选择 4'b0000: GPIO PF0 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: BTIMER0_OUT 4'b0100: GTIMER0_CH 4'b0101: GTIMER1_CH 4'b0110: GTIMER2_CH 4'b0111: ATIMER_CH1 4'b1000: LPTIMER0_OUT0 4'b1001: LPTIMER0_EXT 4'b1010: LPTIMER1_OUT1 4'b1011: LPTIMER1_EXT 4'b1100: LPTIMER2_OUT0 4'b1101: LPTIMER2_IN 4'b1110: LPTIMER3_OUT1 4'b1111: LPTIMER3_CAP1

### 3.6.15 端口 PG 功能配置寄存器 PG\_SEL (偏移: 048H)

位	名称	属性	复位值	描述
31:28	-	-	-	保留
27:24	PG6_SEL	RW	0	端口 PG6 功能选择 4'b0000: GPIO PG6 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: I2C1_SDA 4'b0100: GTIMER0_CH 4'b0101: GTIMER0_CHN 4'b0110: GTIMER1_CH 4'b0111: GTIMER1_CHN 4'b1000: GTIMER2_CH 4'b1001: BTIMER0_OUT 4'b1010: SPI0_MISO/SPI0_TRI_MO 4'b1011: SPI1_SCK 4'b1100: ATIMER_CH2 4'b1101: ATIMER_CH4 4'b1110: LPTIMER1_CAP0 4'b1111: LPTIMER3_OUT1

位	名称	属性	复位值	描述
23:20	PG5_SEL	RW	0	端口 PG5 功能选择 4'b0000: GPIO PG5 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: I2C1_SCL 4'b0100: GTIMER0_BK 4'b0101: GTIMER0_CH 4'b0110: GTIMER0_CHN 4'b0111: GTIMER1_CH 4'b1000: BTIMER3_OUT 4'b1001: GTIMER2_CH 4'b1010: GTIMER2_CHN 4'b1011: SPI0_SCK 4'b1100: SPI1_MISO/SPI1_TRI_MO 4'b1101: ATIMER_CH3N 4'b1110: LPTIMER3_CAP1 4'b1111: I2C0_SCL
19:16	PG4_SEL	RW	0	端口 PG4 功能选择 4'b0000: GPIO PG4 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: I2C1_SDA 4'b0100: GTIMER0_CH 4'b0101: BTIMER2_OUT 4'b0110: GTIMER1_CH 4'b0111: GTIMER1_CHN 4'b1000: GTIMER2_CH 4'b1001: GTIMER2_CHN 4'b1010: SPI0_CSN1 4'b1011: ATIMER_CH3 4'b1100: LPTIMER0_OUT0 4'b1101: LPTIMER1_OUT1 4'b1110: LPTIMER3_CAP0 4'b1111: CAN_RX

位	名称	属性	复位值	描述
15:12	PG3_SEL	RW	0	端口 PG3 功能选择 4'b0000: GPIO PG3 4'b0001: UART1_RTS 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SCL 4'b0101: GTIMER0_CH 4'b0110: GTIMER0_CHN 4'b0111: GTIMER1_CH 4'b1000: BTIMER1_OUT 4'b1001: GTIMER2_CH 4'b1010: GTIMER2_CHN 4'b1011: SPI0_MOSI 4'b1100: SPI1_CSN1 4'b1101: ATIMER_CH1N 4'b1110: LPTIMER0_CAP1 4'b1111: LPTIMER3_OUT0
11:8	PG2_SEL	RW	0	端口 PG2 功能选择 4'b0000: GPIO PG2 4'b0001: UART1_CTS 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: I2C1_SDA 4'b0101: GTIMER0_CH 4'b0110: BTIMER0_OUT 4'b0111: GTIMER1_CH 4'b1000: GTIMER1_CHN 4'b1001: GTIMER2_CH 4'b1010: GTIMER2_CHN 4'b1011: SPI0_MI1 4'b1100: ATIMER_CH1 4'b1101: ATIMER_BK1 4'b1110: LPTIMER1_IN 4'b1111: LPTIMER2_CAP0

位	名称	属性	复位值	描述
7:4	PG1_SEL	RW	0	端口 PG1 功能选择 4'b0000: GPIO PG1 4'b0001: UART2_TX 4'b0010: UART2_RX 4'b0011: I2C1_SCL 4'b0100: GTIMER0_CH 4'b0101: GTIMER0_CHN 4'b0110: GTIMER1_CH 4'b0111: GTIMER1_CHN 4'b1000: GTIMER2_CH 4'b1001: BTIMER3_OUT 4'b1010: LPTIMER0_EXT 4'b1011: LPTIMER1_OUT0 4'b1100: LPTIMER1_CAP1 4'b1101: LPTIMER2_IN 4'b1110: RTC_STAMP1 4'b1111: RTC_OUT
3:0	PG0_SEL	RW	0	端口 PG0 功能选择 4'b0000: GPIO PG0 4'b0001: UART1_TX 4'b0010: UART2_TX 4'b0011: UART2_RX 4'b0100: BTIMER2_OUT 4'b0101: GTIMER0_CH 4'b0110: GTIMER0_CHN 4'b0111: GTIMER1_CH 4'b1000: GTIMER1_CHN 4'b1001: GTIMER2_CH 4'b1010: GTIMER2_CHN 4'b1011: ATIMER_CH4 4'b1100: ATIMER_ETR 4'b1101: LPTIMER1_CAP0 4'b1110: LPTIMER2_OUT0 4'b1111: LPTIMER3_CAP1

### 3.6.16 端口数模配置寄存器 0 PAD\_ADS0 (偏移: 054H)

比特	名称	属性	复位值	描述
31	PD7_ADS	RW	0	端口 PD7 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
30	PD6_ADS	RW	0	端口 PD6 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
29	PD5_ADS	RW	0	端口 PD5 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
28	PD4_ADS	RW	0	端口 PD4 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口

比特	名称	属性	复位值	描述
27	PD3_ADS	RW	0	端口 PD3 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
26	PD2_ADS	RW	0	端口 PD2 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
25	PD1_ADS	RW	0	端口 PD1 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
24	PD0_ADS	RW	0	端口 PD0 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
23:21	RSV	-	-	保留
20	PC4_ADS	RW	0	端口 PC4 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
19	PC3_ADS	RW	0	端口 PC3 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
18:16	RSV	-	-	保留
15	PB7_ADS	RW	0	端口 PB7 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
14	PB6_ADS	RW	0	端口 PB6 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
13	PB5_ADS	RW	0	端口 PB5 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
12	PB4_ADS	RW	0	端口 PB4 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
11	PB3_ADS	RW	0	端口 PB3 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
10	PB2_ADS	RW	0	端口 PB2 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
9	PB1_ADS	RW	0	端口 PB1 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
8	PB0_ADS	RW	0	端口 PB0 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
7	RSV	-	-	保留
6	PA6_ADS	RW	0	端口 PA6 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
5	PA5_ADS	RW	0	端口 PA5 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
4	PA4_ADS	RW	0	端口 PA4 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
3	PA3_ADS	RW	0	端口 PA3 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
2	RSV	-	-	保留
1	PA1_ADS	RW	0	端口 PA1 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
0	PA0_ADS	RW	0	端口 PA0 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口

### 3.6.17 端口数模配置寄存器 1 PAD\_ADS1 (偏移: 058H)

比特	名称	属性	复位值	描述
31:20	RSV	-	-	保留
19	PG3_ADS	RW	0	端口 PG3 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
18	PG2_ADS	RW	0	端口 PG2 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
17:11	RSV	-	-	保留
10	PF2_ADS	RW	0	端口 PF2 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
9	PF1_ADS	RW	0	端口 PF1 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
8	PF0_ADS	RW	0	端口 PF0 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
7:0	RSV	-	-	保留

### 3.6.18 端口驱动能力配置寄存器 0 PAD\_DR0 (偏移: 060H)

比特	名称	属性	复位值	描述
31	PD7_DR	RW	0	端口 PD7 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
30	PD6_DR	RW	0	端口 PD6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
29	PD5_DR	RW	0	端口 PD5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
28	PD4_DR	RW	0	端口 PD4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
27	PD3_DR	RW	0	端口 PD3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
26	PD2_DR	RW	0	端口 PD2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
25	PD1_DR	RW	0	端口 PD1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
24	PD0_DR	RW	0	端口 PD0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
23	RSV	-	-	保留
22	PC6_DR	RW	0	端口 PC6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
21	PC5_DR	RW	0	端口 PC5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
20	PC4_DR	RW	0	端口 PC4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
19	PC3_DR	RW	0	端口 PC3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
18	PC2_DR	RW	0	端口 PC2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力

比特	名称	属性	复位值	描述
17	PC1_DR	RW		端口 PC1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
16	PC0_DR	RW		端口 PC0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
15	PB7_DR	RW	0	端口 PB7 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
14	PB6_DR	RW	0	端口 PB6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
13	PB5_DR	RW	0	端口 PB5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
12	PB4_DR	RW	0	端口 PB4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
11	PB3_DR	RW	0	端口 PB3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
10	PB2_DR	RW	0	端口 PB2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
9	PB1_DR	RW	0	端口 PB1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
8	PB0_DR	RW	0	端口 PB0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
7	RSV	-	-	保留
6	PA6_DR	RW	0	端口 PA6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
5	PA5_DR	RW	0	端口 PA5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
4	PA4_DR	RW	0	端口 PA4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
3	PA3_DR	RW	0	端口 PA3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
2	PA2_DR	RW	0	端口 PA2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
1	PA1_DR	RW	0	端口 PA1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
0	PA0_DR	RW	0	端口 PA0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力

### 3.6.19 端口驱动能力配置寄存器 1 PAD\_DR1 (偏移: 064H)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_DR	RW	0	端口 PG6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
21	PG5_DR	RW	0	端口 PG5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
20	PG4_DR	RW	0	端口 PG4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
19	PG3_DR	RW	0	端口 PG3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力

比特	名称	属性	复位值	描述
18	PG2_DR	RW	0	端口 PG2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
17	PG1_DR	RW	0	端口 PG1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
16	PG0_DR	RW	0	端口 PG0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
15	PF7_DR	RW	0	端口 PF7 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
14	PF6_DR	RW	0	端口 PF6 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
13	PF5_DR	RW	0	端口 PF5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
12	PF4_DR	RW	0	端口 PF4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
11	PF3_DR	RW	0	端口 PF3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
10	PF2_DR	RW	0	端口 PF2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
9	PF1_DR	RW	0	端口 PF1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
8	PF0_DR	RW	0	端口 PF0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
7:6	RSV	-	-	保留
5	PE5_DR	RW	0	端口 PE5 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
4	PE4_DR	RW	0	端口 PE4 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
3	PE3_DR	RW	0	端口 PE3 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
2	PE2_DR	RW	0	端口 PE2 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
1	PE1_DR	RW	0	端口 PE1 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力
0	PE0_DR	RW	0	端口 PE0 驱动能力配置寄存器 0: 高驱动能力 1: 低驱动能力

### 3.6.20 端口上拉配置寄存器 0 PAD\_PU0 (偏移: 06CH)

比特	名称	属性	复位值	描述
31	PD7_PU	RW	0	端口 PD7 上拉配置寄存器 0: 禁止 1: 使能
30	PD6_PU	RW	0	端口 PD6 上拉配置寄存器 0: 禁止 1: 使能
29	PD5_PU	RW	0	端口 PD5 上拉配置寄存器 0: 禁止 1: 使能
28	PD4_PU	RW	0	端口 PD4 上拉配置寄存器 0: 禁止 1: 使能

比特	名称	属性	复位值	描述
27	PD3_PU	RW	0	端口 PD3 上拉配置寄存器 0: 禁止 1: 使能
26	PD2_PU	RW	0	端口 PD2 上拉配置寄存器 0: 禁止 1: 使能
25	PD1_PU	RW	0	端口 PD1 上拉配置寄存器 0: 禁止 1: 使能
24	PD0_PU	RW	0	端口 PD0 上拉配置寄存器 0: 禁止 1: 使能
23	RSV	-	-	保留
22	PC6_PU	RW	1	端口 PC6 上拉配置寄存器 0: 禁止 1: 使能
21	PC5_PU	RW	1	端口 PC5 上拉配置寄存器 0: 禁止 1: 使能
20	PC4_PU	RW	0	端口 PC4 上拉配置寄存器 0: 禁止 1: 使能
19	PC3_PU	RW	0	端口 PC3 上拉配置寄存器 0: 禁止 1: 使能
18	PC2_PU	RW	0	端口 PC2 上拉配置寄存器 0: 禁止 1: 使能
17	PC1_PU	RW	0	端口 PC1 上拉配置寄存器 0: 禁止 1: 使能
16	PC0_PU	RW	0	端口 PC0 上拉配置寄存器 0: 禁止 1: 使能
15	PB7_PU	RW	0	端口 PB7 上拉配置寄存器 0: 禁止 1: 使能
14	PB6_PU	RW	0	端口 PB6 上拉配置寄存器 0: 禁止 1: 使能
13	PB5_PU	RW	0	端口 PB5 上拉配置寄存器 0: 禁止 1: 使能
12	PB4_PU	RW	0	端口 PB4 上拉配置寄存器 0: 禁止 1: 使能
11	PB3_PU	RW	0	端口 PB3 上拉配置寄存器 0: 禁止 1: 使能
10	PB2_PU	RW	0	端口 PB2 上拉配置寄存器 0: 禁止 1: 使能
9	PB1_PU	RW	0	端口 PB1 上拉配置寄存器 0: 禁止 1: 使能
8	PB0_PU	RW	0	端口 PB0 上拉配置寄存器 0: 禁止 1: 使能
7	RSV	-	-	保留
6	PA6_PU	RW	0	端口 PA6 上拉配置寄存器 0: 禁止 1: 使能
5	PA5_PU	RW	0	端口 PA5 上拉配置寄存器 0: 禁止 1: 使能
4	PA4_PU	RW	0	端口 PA4 上拉配置寄存器 0: 禁止 1: 使能
3	PA3_PU	RW	0	端口 PA3 上拉配置寄存器 0: 禁止 1: 使能

比特	名称	属性	复位值	描述
2	PA2_PU	RW	1	端口 PA2 上拉配置寄存器 0: 禁止 1: 使能
1	PA1_PU	RW	0	端口 PA1 上拉配置寄存器 0: 禁止 1: 使能
0	PA0_PU	RW	0	端口 PA0 上拉配置寄存器 0: 禁止 1: 使能

### 3.6.21 端口上拉配置寄存器 1 PAD\_PU1 (偏移: 070H)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_PU	RW	0	端口 PG6 上拉配置寄存器 0: 禁止 1: 使能
21	PG5_PU	RW	0	端口 PG5 上拉配置寄存器 0: 禁止 1: 使能
20	PG4_PU	RW	0	端口 PG4 上拉配置寄存器 0: 禁止 1: 使能
19	PG3_PU	RW	0	端口 PG3 上拉配置寄存器 0: 禁止 1: 使能
18	PG2_PU	RW	0	端口 PG2 上拉配置寄存器 0: 禁止 1: 使能
17	PG1_PU	RW	0	端口 PG1 上拉配置寄存器 0: 禁止 1: 使能
16	PG0_PU	RW	0	端口 PG0 上拉配置寄存器 0: 禁止 1: 使能
15	PF7_PU	RW	0	端口 PF7 上拉配置寄存器 0: 禁止 1: 使能
14	PF6_PU	RW	0	端口 PF6 上拉配置寄存器 0: 禁止 1: 使能
13	PF5_PU	RW	0	端口 PF5 上拉配置寄存器 0: 禁止 1: 使能
12	PF4_PU	RW	0	端口 PF4 上拉配置寄存器 0: 禁止 1: 使能
11	PF3_PU	RW	0	端口 PF3 上拉配置寄存器 0: 禁止 1: 使能
10	PF2_PU	RW	0	端口 PF2 上拉配置寄存器 0: 禁止 1: 使能
9	PF1_PU	RW	0	端口 PF1 上拉配置寄存器 0: 禁止 1: 使能
8	PF0_PU	RW	0	端口 PF0 上拉配置寄存器 0: 禁止 1: 使能
7:6	RSV	-	-	保留
5	PE5_PU	RW	0	端口 PE5 上拉配置寄存器 0: 禁止 1: 使能
4	PE4_PU	RW	0	端口 PE4 上拉配置寄存器 0: 禁止 1: 使能

比特	名称	属性	复位值	描述
3	PE3_PU	RW	0	端口 PE3 上拉配置寄存器 0: 禁止 1: 使能
2	PE2_PU	RW	0	端口 PE2 上拉配置寄存器 0: 禁止 1: 使能
1	PE1_PU	RW	0	端口 PE1 上拉配置寄存器 0: 禁止 1: 使能
0	PE0_PU	RW	0	端口 PE0 上拉配置寄存器 0: 禁止 1: 使能

### 3.6.22 端口下拉配置寄存器 0 PAD\_PD0 (偏移: 078H)

比特	名称	属性	复位值	描述
31	PD7_PD	RW	0	端口 PD7 下拉配置寄存器 0: 禁止 1: 使能
30	PD6_PD	RW	0	端口 PD6 下拉配置寄存器 0: 禁止 1: 使能
29	PD5_PD	RW	0	端口 PD5 下拉配置寄存器 0: 禁止 1: 使能
28	PD4_PD	RW	0	端口 PD4 下拉配置寄存器 0: 禁止 1: 使能
27	PD3_PD	RW	0	端口 PD3 下拉配置寄存器 0: 禁止 1: 使能
26	PD2_PD	RW	0	端口 PD2 下拉配置寄存器 0: 禁止 1: 使能
25	PD1_PD	RW	0	端口 PD1 下拉配置寄存器 0: 禁止 1: 使能
24	PD0_PD	RW	0	端口 PD0 下拉配置寄存器 0: 禁止 1: 使能
23	RSV	-	-	保留
22	PC6_PD	RW	0	端口 PC6 下拉配置寄存器 0: 禁止 1: 使能
21	PC5_PD	RW	0	端口 PC5 下拉配置寄存器 0: 禁止 1: 使能
20	PC4_PD	RW	0	端口 PC4 下拉配置寄存器 0: 禁止 1: 使能
19	PC3_PD	RW	0	端口 PC3 下拉配置寄存器 0: 禁止 1: 使能
18	PC2_PD	RW	0	端口 PC2 下拉配置寄存器 0: 禁止 1: 使能
17	PC1_PD	RW	0	端口 PC1 下拉配置寄存器 0: 禁止 1: 使能
16	PC0_PD	RW	0	端口 PC0 下拉配置寄存器 0: 禁止 1: 使能
15	PB7_PD	RW	0	端口 PB7 下拉配置寄存器 0: 禁止 1: 使能
14	PB6_PD	RW	0	端口 PB6 下拉配置寄存器 0: 禁止 1: 使能

比特	名称	属性	复位值	描述
13	PB5_PD	RW	0	端口 PB5 下拉配置寄存器 0: 禁止 1: 使能
12	PB4_PD	RW	0	端口 PB4 下拉配置寄存器 0: 禁止 1: 使能
11	PB3_PD	RW	0	端口 PB3 下拉配置寄存器 0: 禁止 1: 使能
10	PB2_PD	RW	0	端口 PB2 下拉配置寄存器 0: 禁止 1: 使能
9	PB1_PD	RW	0	端口 PB1 下拉配置寄存器 0: 禁止 1: 使能
8	PB0_PD	RW	0	端口 PB0 下拉配置寄存器 0: 禁止 1: 使能
7	RSV	-	-	保留
6	PA6_PD	RW	0	端口 PA6 下拉配置寄存器 0: 禁止 1: 使能
5	PA5_PD	RW	0	端口 PA5 下拉配置寄存器 0: 禁止 1: 使能
4	PA4_PD	RW	0	端口 PA4 下拉配置寄存器 0: 禁止 1: 使能
3	PA3_PD	RW	0	端口 PA3 下拉配置寄存器 0: 禁止 1: 使能
2	PA2_PD	RW	0	端口 PA2 下拉配置寄存器 0: 禁止 1: 使能
1	PA1_PD	RW	0	端口 PA1 下拉配置寄存器 0: 禁止 1: 使能
0	PA0_PD	RW	0	端口 PA0 下拉配置寄存器 0: 禁止 1: 使能

### 3.6.23 端口下拉配置寄存器 1 PAD\_PD1 (偏移: 07CH)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_PD	RW	0	端口 PG6 下拉配置寄存器 0: 禁止 1: 使能
21	PG5_PD	RW	0	端口 PG5 下拉配置寄存器 0: 禁止 1: 使能
20	PG4_PD	RW	0	端口 PG4 下拉配置寄存器 0: 禁止 1: 使能
19	PG3_PD	RW	0	端口 PG3 下拉配置寄存器 0: 禁止 1: 使能
18	PG2_PD	RW	0	端口 PG2 下拉配置寄存器 0: 禁止 1: 使能
17	PG1_PD	RW	0	端口 PG1 下拉配置寄存器 0: 禁止 1: 使能
16	PG0_PD	RW	0	端口 PG0 下拉配置寄存器 0: 禁止 1: 使能
15	PF7_PD	RW	0	端口 PF7 下拉配置寄存器 0: 禁止 1: 使能

比特	名称	属性	复位值	描述
14	PF6_PD	RW	0	端口 PF6 下拉配置寄存器 0: 禁止 1: 使能
13	PF5_PD	RW	0	端口 PF5 下拉配置寄存器 0: 禁止 1: 使能
12	PF4_PD	RW	0	端口 PF4 下拉配置寄存器 0: 禁止 1: 使能
11	PF3_PD	RW	0	端口 PF3 下拉配置寄存器 0: 禁止 1: 使能
10	PF2_PD	RW	0	端口 PF2 下拉配置寄存器 0: 禁止 1: 使能
9	PF1_PD	RW	0	端口 PF1 下拉配置寄存器 0: 禁止 1: 使能
8	PF0_PD	RW	0	端口 PF0 下拉配置寄存器 0: 禁止 1: 使能
7:6	RSV	-	-	保留
5	PE5_PD	RW	0	端口 PE5 下拉配置寄存器 0: 禁止 1: 使能
4	PE4_PD	RW	0	端口 PE4 下拉配置寄存器 0: 禁止 1: 使能
3	PE3_PD	RW	0	端口 PE3 下拉配置寄存器 0: 禁止 1: 使能
2	PE2_PD	RW	0	端口 PE2 下拉配置寄存器 0: 禁止 1: 使能
1	PE1_PD	RW	0	端口 PE1 下拉配置寄存器 0: 禁止 1: 使能
0	PE0_PD	RW	0	端口 PE0 下拉配置寄存器 0: 禁止 1: 使能

### 3.6.24 端口开漏输出配置寄存器 0 PAD\_OD0 (偏移: 084H)

比特	名称	属性	复位值	描述
31	PD7_OD	RW	0	端口 PD7 开漏输出配置寄存器 0: 禁止 1: 使能
30	PD6_OD	RW	0	端口 PD6 开漏输出配置寄存器 0: 禁止 1: 使能
29	PD5_OD	RW	0	端口 PD5 开漏输出配置寄存器 0: 禁止 1: 使能
28	PD4_OD	RW	0	端口 PD4 开漏输出配置寄存器 0: 禁止 1: 使能
27	PD3_OD	RW	0	端口 PD3 开漏输出配置寄存器 0: 禁止 1: 使能
26	PD2_OD	RW	0	端口 PD2 开漏输出配置寄存器 0: 禁止 1: 使能
25	PD1_OD	RW	0	端口 PD1 开漏输出配置寄存器 0: 禁止 1: 使能
24	PD0_OD	RW	0	端口 PD0 开漏输出配置寄存器 0: 禁止 1: 使能
23	RSV	-	-	保留

比特	名称	属性	复位值	描述
22	PC6_OD	RW	0	端口 PC6 开漏输出配置寄存器 0: 禁止 1: 使能
21	PC5_OD	RW	0	端口 PC5 开漏输出配置寄存器 0: 禁止 1: 使能
20	PC4_OD	RW	0	端口 PC4 开漏输出配置寄存器 0: 禁止 1: 使能
19	PC3_OD	RW	0	端口 PC3 开漏输出配置寄存器 0: 禁止 1: 使能
18	PC2_OD	RW	0	端口 PC2 开漏输出配置寄存器 0: 禁止 1: 使能
17	PC1_OD	RW	0	端口 PC1 开漏输出配置寄存器 0: 禁止 1: 使能
16	PC0_OD	RW	0	端口 PC0 开漏输出配置寄存器 0: 禁止 1: 使能
15	PB7_OD	RW	0	端口 PB7 开漏输出配置寄存器 0: 禁止 1: 使能
14	PB6_OD	RW	0	端口 PB6 开漏输出配置寄存器 0: 禁止 1: 使能
13	PB5_OD	RW	0	端口 PB5 开漏输出配置寄存器 0: 禁止 1: 使能
12	PB4_OD	RW	0	端口 PB4 开漏输出配置寄存器 0: 禁止 1: 使能
11	PB3_OD	RW	0	端口 PB3 开漏输出配置寄存器 0: 禁止 1: 使能
10	PB2_OD	RW	0	端口 PB2 开漏输出配置寄存器 0: 禁止 1: 使能
9	PB1_OD	RW	0	端口 PB1 开漏输出配置寄存器 0: 禁止 1: 使能
8	PB0_OD	RW	0	端口 PB0 开漏输出配置寄存器 0: 禁止 1: 使能
7	RSV	-	-	保留
6	PA6_OD	RW	0	端口 PA6 开漏输出配置寄存器 0: 禁止 1: 使能
5	PA5_OD	RW	0	端口 PA5 开漏输出配置寄存器 0: 禁止 1: 使能
4	PA4_OD	RW	0	端口 PA4 开漏输出配置寄存器 0: 禁止 1: 使能
3	PA3_OD	RW	0	端口 PA3 开漏输出配置寄存器 0: 禁止 1: 使能
2	PA2_OD	RW	0	端口 PA2 开漏输出配置寄存器 0: 禁止 1: 使能
1	PA1_OD	RW	0	端口 PA1 开漏输出配置寄存器 0: 禁止 1: 使能
0	PA0_OD	RW	0	端口 PA0 开漏输出配置寄存器 0: 禁止 1: 使能

### 3.6.25 端口开漏输出配置寄存器 1 PAD\_OD1 (偏移: 088H)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_OD	RW	0	端口 PG6 开漏输出配置寄存器 0: 禁止 1: 使能
21	PG5_OD	RW	0	端口 PG5 开漏输出配置寄存器 0: 禁止 1: 使能
20	PG4_OD	RW	0	端口 PG4 开漏输出配置寄存器 0: 禁止 1: 使能
19	PG3_OD	RW	0	端口 PG3 开漏输出配置寄存器 0: 禁止 1: 使能
18	PG2_OD	RW	0	端口 PG2 开漏输出配置寄存器 0: 禁止 1: 使能
17	PG1_OD	RW	0	端口 PG1 开漏输出配置寄存器 0: 禁止 1: 使能
16	PG0_OD	RW	0	端口 PG0 开漏输出配置寄存器 0: 禁止 1: 使能
15	PF7_OD	RW	0	端口 PF7 开漏输出配置寄存器 0: 禁止 1: 使能
14	PF6_OD	RW	0	端口 PF6 开漏输出配置寄存器 0: 禁止 1: 使能
13	PF5_OD	RW	0	端口 PF5 开漏输出配置寄存器 0: 禁止 1: 使能
12	PF4_OD	RW	0	端口 PF4 开漏输出配置寄存器 0: 禁止 1: 使能
11	PF3_OD	RW	0	端口 PF3 开漏输出配置寄存器 0: 禁止 1: 使能
10	PF2_OD	RW	0	端口 PF2 开漏输出配置寄存器 0: 禁止 1: 使能
9	PF1_OD	RW	0	端口 PF1 开漏输出配置寄存器 0: 禁止 1: 使能
8	PF0_OD	RW	0	端口 PF0 开漏输出配置寄存器 0: 禁止 1: 使能
7:6	RSV	-	-	保留
5	PE5_OD	RW	0	端口 PE5 开漏输出配置寄存器 0: 禁止 1: 使能
4	PE4_OD	RW	0	端口 PE4 开漏输出配置寄存器 0: 禁止 1: 使能
3	PE3_OD	RW	0	端口 PE3 开漏输出配置寄存器 0: 禁止 1: 使能
2	PE2_OD	RW	0	端口 PE2 开漏输出配置寄存器 0: 禁止 1: 使能
1	PE1_OD	RW	0	端口 PE1 开漏输出配置寄存器 0: 禁止 1: 使能
0	PE0_OD	RW	0	端口 PE0 开漏输出配置寄存器 0: 禁止 1: 使能

### 3.6.26 端口输入类型配置寄存器 0 PAD\_CS0 (偏移: 090H)

比特	名称	属性	复位值	描述
31	PD7_CS	RW	1	端口 PD7 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
30	PD6_CS	RW	1	端口 PD6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
29	PD5_CS	RW	1	端口 PD5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
28	PD4_CS	RW	1	端口 PD4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
27	PD3_CS	RW	1	端口 PD3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
26	PD2_CS	RW	1	端口 PD2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
25	PD1_CS	RW	1	端口 PD1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
24	PD0_CS	RW	1	端口 PD0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
23	RSV	-	-	保留
22	PC6_CS	RW	1	端口 PC6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
21	PC5_CS	RW	1	端口 PC5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
20	PC4_CS	RW	1	端口 PC4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
19	PC3_CS	RW	1	端口 PC3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
18	PC2_CS	RW	1	端口 PC2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
17	PC1_CS	RW	1	端口 PC1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
16	PC0_CS	RW	1	端口 PC0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
15	PB7_CS	RW	1	端口 PB7 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
14	PB6_CS	RW	1	端口 PB6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
13	PB5_CS	RW	1	端口 PB5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
12	PB4_CS	RW	1	端口 PB4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
11	PB3_CS	RW	1	端口 PB3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
10	PB2_CS	RW	1	端口 PB2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
9	PB1_CS	RW	1	端口 PB1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer

比特	名称	属性	复位值	描述
8	PB0_CS	RW	1	端口 PB0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
7	RSV	-	-	保留
6	PA6_CS	RW	1	端口 PA6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
5	PA5_CS	RW	1	端口 PA5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
4	PA4_CS	RW	1	端口 PA4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
3	PA3_CS	RW	1	端口 PA3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
2	PA2_CS	RW	1	端口 PA2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
1	PA1_CS	RW	1	端口 PA1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
0	PA0_CS	RW	1	端口 PA0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer

### 3.6.27 端口输入类型配置寄存器 1 PAD\_CS1 (偏移: 094H)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_CS	RW	1	端口 PG6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
21	PG5_CS	RW	1	端口 PG5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
20	PG4_CS	RW	1	端口 PG4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
19	PG3_CS	RW	1	端口 PG3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
18	PG2_CS	RW	1	端口 PG2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
17	PG1_CS	RW	1	端口 PG1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
16	PG0_CS	RW	1	端口 PG0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
15	PF7_CS	RW	1	端口 PF7 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
14	PF6_CS	RW	1	端口 PF6 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
13	PF5_CS	RW	1	端口 PF5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
12	PF4_CS	RW	1	端口 PF4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
11	PF3_CS	RW	1	端口 PF3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
10	PF2_CS	RW	1	端口 PF2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer

比特	名称	属性	复位值	描述
9	PF1_CS	RW	1	端口 PF1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
8	PF0_CS	RW	1	端口 PF0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
7:6	RSV	-	-	保留
5	PE5_CS	RW	1	端口 PE5 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
4	PE4_CS	RW	1	端口 PE4 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
3	PE3_CS	RW	1	端口 PE3 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
2	PE2_CS	RW	1	端口 PE2 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
1	PE1_CS	RW	1	端口 PE1 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer
0	PE0_CS	RW	1	端口 PE0 输入类型配置寄存器 0: Schmitt input buffer 1: CMOS input buffer

### 3.6.28 端口输入配置寄存器 0 PAD\_IE0 (偏移: 09CH)

比特	名称	属性	复位值	描述
31	PD7_IE	RW	0	端口 PD7 输入配置寄存器 0: 输入禁止 1: 输入使能
30	PD6_IE	RW	0	端口 PD6 输入配置寄存器 0: 输入禁止 1: 输入使能
29	PD5_IE	RW	0	端口 PD5 输入配置寄存器 0: 输入禁止 1: 输入使能
28	PD4_IE	RW	0	端口 PD4 输入配置寄存器 0: 输入禁止 1: 输入使能
27	PD3_IE	RW	0	端口 PD3 输入配置寄存器 0: 输入禁止 1: 输入使能
26	PD2_IE	RW	0	端口 PD2 输入配置寄存器 0: 输入禁止 1: 输入使能
25	PD1_IE	RW	0	端口 PD1 输入配置寄存器 0: 输入禁止 1: 输入使能
24	PD0_IE	RW	0	端口 PD0 输入配置寄存器 0: 输入禁止 1: 输入使能
23	RSV	-	-	保留
22	PC6_IE	RW	1	端口 PC6 输入配置寄存器 0: 输入禁止 1: 输入使能
21	PC5_IE	RW	1	端口 PC5 输入配置寄存器 0: 输入禁止 1: 输入使能
20	PC4_IE	RW	0	端口 PC4 输入配置寄存器 0: 输入禁止 1: 输入使能
19	PC3_IE	RW	0	端口 PC3 输入配置寄存器 0: 输入禁止 1: 输入使能
18	PC2_IE	RW	0	端口 PC2 输入配置寄存器 0: 输入禁止 1: 输入使能

比特	名称	属性	复位值	描述
17	PC1_IE	RW	0	端口 PC1 输入配置寄存器 0: 输入禁止 1: 输入使能
16	PC0_IE	RW	0	端口 PC0 输入配置寄存器 0: 输入禁止 1: 输入使能
15	PB7_IE	RW	0	端口 PB7 输入配置寄存器 0: 输入禁止 1: 输入使能
14	PB6_IE	RW	0	端口 PB6 输入配置寄存器 0: 输入禁止 1: 输入使能
13	PB5_IE	RW	0	端口 PB5 输入配置寄存器 0: 输入禁止 1: 输入使能
12	PB4_IE	RW	0	端口 PB4 输入配置寄存器 0: 输入禁止 1: 输入使能
11	PB3_IE	RW	0	端口 PB3 输入配置寄存器 0: 输入禁止 1: 输入使能
10	PB2_IE	RW	0	端口 PB2 输入配置寄存器 0: 输入禁止 1: 输入使能
9	PB1_IE	RW	0	端口 PB1 输入配置寄存器 0: 输入禁止 1: 输入使能
8	PB0_IE	RW	0	端口 PB0 输入配置寄存器 0: 输入禁止 1: 输入使能
7	RSV	-	-	保留
6	PA6_IE	RW	0	端口 PA6 输入配置寄存器 0: 输入禁止 1: 输入使能
5	PA5_IE	RW	0	端口 PA5 输入配置寄存器 0: 输入禁止 1: 输入使能
4	PA4_IE	RW	0	端口 PA4 输入配置寄存器 0: 输入禁止 1: 输入使能
3	PA3_IE	RW	0	端口 PA3 输入配置寄存器 0: 输入禁止 1: 输入使能
2	PA2_IE	RW	1	端口 PA2 输入配置寄存器 0: 输入禁止 1: 输入使能
1	PA1_IE	RW	0	端口 PA1 输入配置寄存器 0: 输入禁止 1: 输入使能
0	PA0_IE	RW	0	端口 PA0 输入配置寄存器 0: 输入禁止 1: 输入使能

### 3.6.29 端口输入配置寄存器 1 PAD\_IE1 (偏移: 0A0H)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_IE	RW	0	端口 PG6 输入配置寄存器 0: 输入禁止 1: 输入使能
21	PG5_IE	RW	0	端口 PG5 输入配置寄存器 0: 输入禁止 1: 输入使能
20	PG4_IE	RW	0	端口 PG4 输入配置寄存器 0: 输入禁止 1: 输入使能
19	PG3_IE	RW	0	端口 PG3 输入配置寄存器 0: 输入禁止 1: 输入使能

比特	名称	属性	复位值	描述
18	PG2_IE	RW	0	端口 PG2 输入配置寄存器 0: 输入禁止 1: 输入使能
17	PG1_IE	RW	0	端口 PG1 输入配置寄存器 0: 输入禁止 1: 输入使能
16	PG0_IE	RW	0	端口 PG0 输入配置寄存器 0: 输入禁止 1: 输入使能
15	PF7_IE	RW	0	端口 PF7 输入配置寄存器 0: 输入禁止 1: 输入使能
14	PF6_IE	RW	0	端口 PF6 输入配置寄存器 0: 输入禁止 1: 输入使能
13	PF5_IE	RW	0	端口 PF5 输入配置寄存器 0: 输入禁止 1: 输入使能
12	PF4_IE	RW	0	端口 PF4 输入配置寄存器 0: 输入禁止 1: 输入使能
11	PF3_IE	RW	0	端口 PF3 输入配置寄存器 0: 输入禁止 1: 输入使能
10	PF2_IE	RW	0	端口 PF2 输入配置寄存器 0: 输入禁止 1: 输入使能
9	PF1_IE	RW	0	端口 PF1 输入配置寄存器 0: 输入禁止 1: 输入使能
8	PF0_IE	RW	0	端口 PF0 输入配置寄存器 0: 输入禁止 1: 输入使能
7:6	RSV	-	-	保留
5	PE5_IE	RW	0	端口 PE5 输入配置寄存器 0: 输入禁止 1: 输入使能
4	PE4_IE	RW	0	端口 PE4 输入配置寄存器 0: 输入禁止 1: 输入使能
3	PE3_IE	RW	0	端口 PE3 输入配置寄存器 0: 输入禁止 1: 输入使能
2	PE2_IE	RW	0	端口 PE2 输入配置寄存器 0: 输入禁止 1: 输入使能
1	PE1_IE	RW	0	端口 PE1 输入配置寄存器 0: 输入禁止 1: 输入使能
0	PE0_IE	RW	0	端口 PE0 输入配置寄存器 0: 输入禁止 1: 输入使能

### 3.6.30 端口速度配置寄存器 0 PAD\_SR0 (偏移: 0A8H)

比特	名称	属性	复位值	描述
31	PD7_SR	RW	1	端口 PD7 速度配置寄存器 0: 高速 1: 低速
30	PD6_SR	RW	1	端口 PD6 速度配置寄存器 0: 高速 1: 低速
29	PD5_SR	RW	1	端口 PD5 速度配置寄存器 0: 高速 1: 低速
28	PD4_SR	RW	1	端口 PD4 速度配置寄存器 0: 高速 1: 低速

比特	名称	属性	复位值	描述
27	PD3_SR	RW	1	端口 PD3 速度配置寄存器 0: 高速 1: 低速
26	PD2_SR	RW	1	端口 PD2 速度配置寄存器 0: 高速 1: 低速
25	PD1_SR	RW	1	端口 PD1 速度配置寄存器 0: 高速 1: 低速
24	PD0_SR	RW	1	端口 PD0 速度配置寄存器 0: 高速 1: 低速
23	RSV	-	-	保留
22	PC6_SR	RW	1	端口 PC6 速度配置寄存器 0: 高速 1: 低速
21	PC5_SR	RW	1	端口 PC5 速度配置寄存器 0: 高速 1: 低速
20	PC4_SR	RW	1	端口 PC4 速度配置寄存器 0: 高速 1: 低速
19	PC3_SR	RW	1	端口 PC3 速度配置寄存器 0: 高速 1: 低速
18	PC2_SR	RW	1	端口 PC2 速度配置寄存器 0: 高速 1: 低速
17	PC1_SR	RW	1	端口 PC1 速度配置寄存器 0: 高速 1: 低速
16	PC0_SR	RW	1	端口 PC0 速度配置寄存器 0: 高速 1: 低速
15	PB7_SR	RW	1	端口 PB7 速度配置寄存器 0: 高速 1: 低速
14	PB6_SR	RW	1	端口 PB6 速度配置寄存器 0: 高速 1: 低速
13	PB5_SR	RW	1	端口 PB5 速度配置寄存器 0: 高速 1: 低速
12	PB4_SR	RW	1	端口 PB4 速度配置寄存器 0: 高速 1: 低速
11	PB3_SR	RW	1	端口 PB3 速度配置寄存器 0: 高速 1: 低速
10	PB2_SR	RW	1	端口 PB2 速度配置寄存器 0: 高速 1: 低速
9	PB1_SR	RW	1	端口 PB1 速度配置寄存器 0: 高速 1: 低速
8	PB0_SR	RW	1	端口 PB0 速度配置寄存器 0: 高速 1: 低速
7	RSV	-	-	保留
6	PA6_SR	RW	1	端口 PA6 速度配置寄存器 0: 高速 1: 低速
5	PA5_SR	RW	1	端口 PA5 速度配置寄存器 0: 高速 1: 低速
4	PA4_SR	RW	1	端口 PA4 速度配置寄存器 0: 高速 1: 低速
3	PA3_SR	RW	1	端口 PA3 速度配置寄存器 0: 高速 1: 低速

比特	名称	属性	复位值	描述
2	PA2_SR	RW	1	端口 PA2 速度配置寄存器 0: 高速 1: 低速
1	PA1_SR	RW	1	端口 PA1 速度配置寄存器 0: 高速 1: 低速
0	PA0_SR	RW	1	端口 PA0 速度配置寄存器 0: 高速 1: 低速

### 3.6.31 端口速度配置寄存器 1 PAD\_SR1 (偏移: 0ACH)

比特	名称	属性	复位值	描述
31:23	RSV	-	-	保留
22	PG6_SR	RW	1	端口 PG6 速度配置寄存器 0: 高速 1: 低速
21	PG5_SR	RW	1	端口 PG5 速度配置寄存器 0: 高速 1: 低速
20	PG4_SR	RW	1	端口 PG4 速度配置寄存器 0: 高速 1: 低速
19	PG3_SR	RW	1	端口 PG3 速度配置寄存器 0: 高速 1: 低速
18	PG2_SR	RW	1	端口 PG2 速度配置寄存器 0: 高速 1: 低速
17	PG1_SR	RW	1	端口 PG1 速度配置寄存器 0: 高速 1: 低速
16	PG0_SR	RW	1	端口 PG0 速度配置寄存器 0: 高速 1: 低速
15	PF7_SR	RW	1	端口 PF7 速度配置寄存器 0: 高速 1: 低速
14	PF6_SR	RW	1	端口 PF6 速度配置寄存器 0: 高速 1: 低速
13	PF5_SR	RW	1	端口 PF5 速度配置寄存器 0: 高速 1: 低速
12	PF4_SR	RW	1	端口 PF4 速度配置寄存器 0: 高速 1: 低速
11	PF3_SR	RW	1	端口 PF3 速度配置寄存器 0: 高速 1: 低速
10	PF2_SR	RW	1	端口 PF2 速度配置寄存器 0: 高速 1: 低速
9	PF1_SR	RW	1	端口 PF1 速度配置寄存器 0: 高速 1: 低速
8	PF0_SR	RW	1	端口 PF0 速度配置寄存器 0: 高速 1: 低速
7:6	RSV	-	-	保留
5	PE5_SR	RW	1	端口 PE5 速度配置寄存器 0: 高速 1: 低速
4	PE4_SR	RW	1	端口 PE4 速度配置寄存器 0: 高速 1: 低速
3	PE3_SR	RW	1	端口 PE3 速度配置寄存器 0: 高速 1: 低速

比特	名称	属性	复位值	描述
2	PE2_SR	RW	1	端口 PE2 速度配置寄存器 0: 高速 1: 低速
1	PE1_SR	RW	1	端口 PE1 速度配置寄存器 0: 高速 1: 低速
0	PE0_SR	RW	1	端口 PE0 速度配置寄存器 0: 高速 1: 低速

### 3.6.32 IO 控制保护寄存器 IOCTRL\_PROTECT (偏移: 0B4H)

比特	名称	属性	复位值	描述
31:0	IOCTRL_PROTECT	RW	0	IO 寄存器 PA_SEL/PB_SEL/PC_SEL/PD_SEL/PE_SE L/PF_SEL/PD_SEL/PAD_ADS0/PAD_ADS1/ PAD_DR0/PAD_DR1/PAD_PU0/PAD_PU1/P AD_PD0/PAD_PD1/PAD_OD0/PAD_OD1/P AD_CS0/PAD_CS1/PAD_IE0/PAD_IE1/PAD _SR0/PAD_SR1 保护的寄存器。给此寄 存器写 0xA5A5_5A5A, 启动这些 IO 寄存 器的写使能。配置完 IO 寄存器后, 它们 的写使能不会自动关闭。可以给此寄存 器写其它值, 来关闭 IO 寄存器的写使 能。 读取此寄存器返回 IO 寄存器的写使能 状态。 0: 写未使能; 1: 写已经使能。

### 3.6.33 LVD 配置寄存器 LVD\_CFG (偏移: 0B8H)

比特	名称	属性	复位值	描述
31:25	RSV	-	-	保留
24	LVD_LVEN	RW	1	LVD 滤波使能位
23:16	LVD_FILTER	RW	8'h20	LVD 滤波配置位。 0: 对 LVD 滤除 1 个 32K 系统低速时钟的毛刺 1: 对 LVD 滤除 2 个 32K 系统低速时钟的毛刺 ..... 255: 对 LVD 滤除 256 个 32K 系统低速时钟毛 刺。
15:10	RSV	-	-	保留
9	LVD_INTR_EN	RW	0	LVD 中断使能控制位。 0: 不使能 LVD 中断; 1: 使能 LVD 中断。
8	LVD_RESET_EN	RW	0	LVD 复位使能控制位。 0: 不使能 LVD 复位; 1: 使能 LVD 复位。

比特	名称	属性	复位值	描述			
7:4	LVDS	RW	0	LVD 检测点电压设置:			
				LVDS	LVD POINT	LVDS	LVD POINT
				0000	1.65V	1000	2.45V
				0001	1.75V	1001	2.55V
				0010	1.85V	1010	2.65V
				0011	1.95V	1011	2.75V
				0100	2.05V	1100	2.85V
				0101	2.15V	1101	2.95V
				0110	2.25V	1110	3.05V
0111	2.35V	1111	3.15V				
3:1	RSV	-	-	保留			
0	LVD_EN	RW	0	LVD 模块使能寄存器 0: 禁止; 1: 使能。			

### 3.6.34 外部复位端口选择寄存器 EXTRST\_SEL (偏移: 0C4H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	RESETN_SEL	R/W	0	外部复位端口选择寄存器。只有该寄存器的[31:16]的高 16 位写 0xA5A5 时才能写这个 bit。 1: 外部复位信号无效。该管脚可以作为 PA2 其他功能使用。 0: 外部复位信号有效。

### 3.6.35 停止模式选择寄存器 STOPMODE\_SEL (偏移: 0C8H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	STOPMODE_SEL	R/W	0	停止模式选择寄存器。只有该寄存器的[31:16]的高 16 位写 0xA5A5 时才能写这个 bit。 1: STOP mode 停止模式有效 0: STOP mode 停止模式无效

### 3.6.36 REMAP 寄存器 REMAP\_ADDR (偏移: 0CCH)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	REMAP	R	0	Eflash 地址 remap 标志位: 0: Eflash 地址没有重映射, Bootloader 启动 1: Eflash 地址进行重映射, Main 区启动

比特	名称	属性	复位值	描述
1	REMAP_IM	W	1	立即进行 REMAP 操作，但是系统不发生复位。 0: 立即进行 eflash 地址重映射 1: eflash 地址不进行重映射
0	SOFT_RESETN	W	1	软复位，当此位写 0 时，会产生一次软件复位，复位 CPU 及 AHB/APB 总线上的所有 IP。并且，eflash 地址重新映射（remap 为 1） 0: 系统进行软复位 1: 系统不进行软复位

注：REMAP 寄存器只能由 RESETEEN 外部复位和 POR 上电复位复位，其他复位不能改变这个寄存器的值。

### 3.6.37 中断向量地址重映射寄存器 VECTOR\_OFFSET（偏移：0D0h）

比特	名称	属性	复位值	描述
31:1	VECTOROFFSET	R/W	0	中断向量的基地址是本寄存器中的此 bit 域的值
0	VECTOROFFSET_EN	R/W	0	中断向量重映射功能使能： 0: 不使能中断向量重映射功能 1: 使能中断向量重映射功能

### 3.6.38 蜂鸣器控制寄存器 BUZZER\_CR（偏移：0E0H）

比特	名称	属性	复位值	描述
31:18	RSV	-	-	保留
17	BUZZER_EN	R/W	1	蜂鸣器时钟输出使能 0: 不使能，信号为 BUZZER_POL 1: 使能
16	BUZZER_POL	R/W	0	蜂鸣器时钟极性选择 0: 原极性（停止的时候为 0） 1: 反极性（停止的时候为 1）
15:0	BUZZER_DIV	R/W	0x3B	蜂鸣器时钟分频值：分频数为寄存器值+1

### 3.6.39 LVR 控制寄存器 LVR\_CFG（偏移：0E4H）

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留

比特	名称	属性	复位值	描述			
7:4	LVRS	RW	0	LVR 检测点电压设置:			
				LVRS	LVR POINT	LVRS	LVR POINT
				0000	1.65V	1000	2.45V
				0001	1.75V	1001	2.55V
				0010	1.85V	1010	2.65V
				0011	1.95V	1011	2.75V
				0100	2.05V	1100	2.85V
				0101	2.15V	1101	2.95V
				0110	2.25V	1110	3.05V
0111	2.35V	1111	3.15V				
3:1	RSV	-	-	保留			
0	LVR_EN	RW	1	LVR 使能信号			

### 3.6.40 VREF 控制寄存器 VREF\_CFG (偏移: 0E8H)

比特	名称	属性	复位值	描述
31:22	RSV	-	-	保留
21	VREF_LVEN	RW	0	VREF 滤波使能。 1: 使能 VREF 滤波 0: 禁止 VREF 滤波
20:19	VREF_LVSET	RW	0	VREF 滤波时间设置 00: VREF 过温电路输出滤波 2 个 32K 时钟 01: VREF 过温电路输出滤波 4 个 32K 时钟 10: VREF 过温电路输出滤波 8 个 32K 时钟 11: VREF 过温电路输出滤波 16 个 32K 时钟
18	VREF_DIV_EN	RW	0	VREF 时钟使能位 1: 使能 VREF 时钟 0: 不使能 VREF 时钟
17:13	VREF_DIV_VAL	RW	0	VREF 时钟分频值, VREF 工作需要 3M 左右的时钟, 从系统时钟分频得到
12:11	VREF_VREFOUT_SEL	RW	0	选择 VREFOUT 的输出电压 00: VREFOUT = 1.25V (AVDD > 1.8V) 01: VREFOUT = 2V (AVDD > 2.3V) 10: VREFOUT = 2.5V (AVDD > 2.8V) 11: VREFOUT = 4V (AVDD > 4.3V) 注: AVDD 为 VDDH
10	VREF_EN_TEST	RW	0	控制内部 VREF 的测试模式。 0: 禁用 VREF 测试模式。 1: 使能 VREF 测试模式。输出 buffer 设置为单位缓冲区。VREFOUT=VREF

比特	名称	属性	复位值	描述
9	VREF_EN_TS	RW	0	控制温度传感器 0: 关闭温度传感器 1: 使能温度传感器
8	VREF_EN_OP_CHOP	RW	0	控制内部 OPA 的斩波。 0: 禁止 OPA 的斩波功能 1: 使能 OPA 的斩波功能
7	VREF_EN_LOAD	RW	0	控制 VREFOUT 的虚拟负载。 0: 禁用虚拟加载 1: 使能虚拟加载
6	VREF_EN_DEM	RW	0	控制动态元素匹配 (DEM)。 0: 禁用 DEM 1: 启用 DEM
5	VREF_EN_BJT_CHOP	RW	0	控制 BJT 的斩波功能 0: 禁止 BJT 斩波 1: 使能 BJT 斩波
4	VREF_EN	RW	0	控制 VREFOUT 输出 0: 禁止 VREFOUT 输出 1: 使能 VREFOUT 输出
3:1	VREF_CHOP_OP_SEL	RW	0	设置内部 OPA 斩波时钟的频率 000: 8 分频 001: 16 分频 010: 32 分频 011: 64 分频 10x: 128 分频 11x: 256 分频
0	VREF_CHOP_BJT_SEL	RW	0	设置 BJT 的频率 建议保持为默认值 0

### 3.6.41 XTH 控制寄存器 XTH\_CFG (偏移: 0ECH)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4:2	XTH_GSEL	RW	3'h5	XTH 频段设置位, 详见下面表格
1:0	XTH_RESL	RW	2'h3	XTH 频段设置位, 详见下面表格

注: XTH 频段设置位

Crystal Frequency	XTH_GSEL[2:0]	XTH_RSEL[1:0]
$F \leq 1\text{MHz}$	000	00
$1\text{MHz} < F \leq 6\text{MHz}$	001	01
$6\text{MHz} < F \leq 12\text{MHz}$	010	10
$12\text{MHz} < F \leq 16\text{MHz}$	011	10
$16\text{MHz} < F \leq 20\text{MHz}$	101	11
$20\text{MHz} < F \leq 24\text{MHz}$	110	11

### 3.6.42 模拟状态寄存器 ANALOG\_STATUS (偏移: 0F4H)

比特	名称	属性	复位值	描述
31:22	RSV	-	-	保留
21	VREF_CST	R	0	VREF 实时状态寄存器 1: 当前 VREF 有过温保护事件发生; 0: 当前 VREF 没有过温保护事件发生;
20	VREF_INTR	RW	0	VREF 过温保护中断状态 1: VREF 发生过温保护中断; 0: VREF 未发生过温保护中断 写 1 清 0
19:18	RSV	-	-	保留
17	OPA_CST	R		OPA 实时状态寄存器 1: 当前 OPA 有真事件发生; 0: 当前 OPA 没有真事件;
16	OPA_INTR	RW	0	OPA 中断状态 1: OPA 发生中断; 0: OPA 未发生中断 写 1 清 0
15:14	RSV	-	-	保留
13	CMP2_CST	R	0	CMP2 实时状态寄存器 1: 当前 CMP2 有真事件发生; 0: 当前 CMP2 没有真事件;
12	CMP2_INTR	RW	0	CMP2 中断状态 1: CMP2 发生中断; 0: CMP2 未发生中断 写 1 清 0
11:10	RSV	-	-	保留
9	CMP1_CST	R	0	CMP1 实时状态寄存器 1: 当前 CMP1 有真事件发生 0: 当前 CMP1 没有真事件
8	CMP1_INTR	RW	0	CMP1 中断状态 1: CMP1 发生中断 0: CMP1 未发生中断 写 1 清 0
7:6	RSV	-	-	保留
5	CMP0_CST	R	0	CMP0 实时状态寄存器 1: 当前 CMP0 有真事件发生 0: 当前 CMP0 没有真事件
4	CMP0_INTR	RW	0	CMP0 中断状态 1: CMP0 发生中断 0: CMP0 未发生中断 写 1 清 0
3:2	RSV	-	-	保留
1	LVD_FLAG	R	0	LVD 当前状态 1: 当前 LVD 检测到电压过低的事件 0: 当前 LVD 未检测到电压过低的事件

比特	名称	属性	复位值	描述
0	LVD_INTR	RW	0	LVD 中断状态标志 1: 发生过 LVD 中断 0: 未发生过 LVD 中断 写 1 清 0

### 3.6.43 内部基准状态寄存器 VREF\_STATUS (偏移: 0F8H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	VREF_INTEN	RW	0	VREF 过温保护中断使能。 1: 当前温度超过设定温度 0: 当前温度低于设定温度

## 4 EFC

### 4.1 概述

芯片上集成了64Kbyte的eFlash存储器，用于保存芯片所有的关键脱机信息和数据。EFC为eFlash控制器，在CPU的配合下，完成Flash读、写、擦除等操作。

### 4.2 主要特性

- 支持 eFlash 的读写（8/16/32bit）、sector 擦除和 chip 擦除等操作流程
- 读等待时间可以配置
- 主区有 128 个 sector，每个 512 字节
- 支持擦写保护功能
- 支持自动锁总线功能
- Sector 擦除时间 5ms（max），Chip 擦除时间 40ms（max），word 写 45us（max），读时间 25ns（max）

### 4.3 寄存器描述

寄存器基地址：0x0110\_0000

表 4-1：EFC 寄存器列表

偏置	名称	描述
0x00	EFC_CTRL	控制寄存器
0x04	EFC_SEC	写擦除操作安全寄存器
0x08	EFC_STATUS	状态寄存器
0x0C	EFC_INTSTATUS	中断状态寄存器
0x10	EFC_INEN	中断使能寄存器
0x14	EFC_HALFUS	时间标尺寄存器
0x20	EFC_RCHTRIM	RCH TRIM寄存器
0x24	EFC_RCLTRIM	RCL TRIM寄存器

#### 4.3.1 控制寄存器 EFC\_CTRL (偏移：0000H)

比特	名称	属性	默认值	功能描述
31:7	RSV	-	-	保留

比特	名称	属性	默认值	功能描述
6:3	Rd_Wait	RW	0	读等待时间设置位。其为读操作eFlash端口等待的时钟周期数。eFlash要求读等待时间至少为25ns，以满足Eflash读的最大延迟。 0: eFlash端口等待1个系统时钟周期； 1: eFlash端口等待2个系统时钟周期； ... 注：48M时不能设置为0，24M及以下可以设置为0。
2	Chip_Erase_Mode	RW	0	Chip Erase Mode模式设置位： 1: Chip Erase Mode模式使能 0: Chip Erase Mode模式禁止
1	Sector_Erase_Mode	RW	0	Sector Erase Mode模式设置位： 1: Sector Erase Mode模式使能 0: Sector Erase Mode模式禁止
0	Write_Mode	RW	0	Write模式设置位： 1: 写操作模式使能 0: 写操作模式禁止

#### 4.3.2 写擦安全寄存器 EFC\_SEC (偏移：0004H)

比特	名称	属性	默认值	功能描述
31:0	Write_Lock_Ser	W	0	向eFlash写数据/擦除前，须向此寄存器内写0x55aaaa55值，否则控制器其忽略此次写操作。

#### 4.3.3 状态寄存器 EFC\_STATUS (偏移：0008H)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	eFlash_Ready	RO	1	eFlash状态指示位。该位反映EFlash工作的状态。 1: eFlash状态空闲 0: eFlash状态忙

#### 4.3.4 中断状态寄存器 EFC\_INTSTATUS (偏移：000CH)

比特	名称	属性	默认值	功能描述
31:5	RSV	-	-	保留

比特	名称	属性	默认值	功能描述
4	Wrong_Prog	RW	0	1: 写或擦除操作有误。当EFC_CTRL寄存器的Chip_Erase_Mode、Sector_Erase_Mode、Write_Mode位有2位或以上为1时并进行擦写操作, 此位均会置1 0: 正常状态 写1清0。
3:1	RSV	-	-	保留
0	ErWr_done	RW	0	写/擦除完成中断状态位。 1: 写/擦除完成, 写1清除该位。如果中断允许, 则产生中断 0: 写/擦除未完成

#### 4.3.5 中断使能寄存器 EFC\_INEN (偏移: 0010H)

比特	名称	属性	默认值	功能描述
31:5	RSV	-	-	保留
4	Wrong_Prog_En	RW	0	Wrong_Prog中断使能。 1: Wrong_Prog中断使能 0: Wrong_Prog中断不使能
3:1	RSV	-	-	保留
0	Er_done_En	RW	0	擦除完成中断使能。 1: 写/擦除中断使能 0: 写/擦除中断不使能

#### 4.3.6 时间标尺寄存器 EFC\_HALFUS (偏移: 0014H)

比特	名称	属性	默认值	功能描述
31:8	RSV	-	-	保留
7:0	Half_Us	RW	0xF	对eFlash进行擦写前, 需根据系统hclk的时钟频率, 设置此寄存器。公式如下: $0.5\mu s = T_{hclk} * (Half\_Us + 1)$ 即hclk时钟的周期, 乘以Half_Us + 1的值, 将等于0.5us。

#### 4.3.7 RCH TRIM 寄存器 EFC\_RCHTRIM (偏移: 0020H)

比特	名称	属性	默认值	功能描述
31:10	RSV	-	-	保留
9:0	ISEL	RW	10'h6f	48M RCH TRIM值 ISEL[9:5]为粗调位, 以5'hf值为中心, 每加减1, RCH_CLKOUT增减3%。 ISEL[4:0]为精调位, 以5'h10值为中心, 每加减1, RCH_CLKOUT增减0.27%。

### 4.3.8 RCL TRIM 寄存器 EFC\_RCLTRIM (偏移: 0024H)

比特	名称	属性	默认值	功能描述
31:10	RSV	-	-	保留
9:8	RTRIM		2'h1	32k RCL TRIM值RTIM
7:5	RSV	-	-	保留
4:0	S	RW	5'hf	32k RCL TRIM值S

## 4.4 功能描述

### 4.4.1 自动锁总线

针对eFlash擦写的时间较长，且在eFlash擦写时间内eFlash不可读的特性，EFC控制器做了自动锁总线功能。即当eFlash在擦写时间段，如果当前CPU未访问eFlash的main区域，则系统的Hready信号未被拉低，即CPU仍旧可以运行，当CPU再次访问eFlash的Main区时，系统的Hready信号会立刻被拉低，CPU会被锁死，直到前次eFlash擦写完成后，且当前访问的操作也完成后，CPU才会被释放。

### 4.4.2 eFlash 读效率

当RD\_WAIT值设置为0时，CPU取指时无效率损失。RD\_WAIT设置为1时，EFC Ahb端接口的hreadyout信号在每个读操作时会被拉低1个周期。

## 4.5 软件流程

### 4.5.1 Read 操作

eFlash上电稳定后可以执行读操作。读操作注意配置读等待时间RD\_WAIT，最小值为40ns。

### 4.5.2 Write 操作

eFlash上电稳定后可以执行写操作。写操作之前需要向EFC\_SEC寄存器内写0x55AAAA55，否则EFC忽略此次写操作。




图 4-1：写操作流程

### 4.5.3 Erase 操作



图 4-2：擦除操作流程

## 5 NVIC

### 5.1 概述

内嵌套向量中断控制器(NVIC) 是 Cortex-M0+的一个重要组成部分。它与 CPU 处理器内核紧密耦合，实现低中断延迟以及对新到中断的有效处理，外部中断信号连接到 NVIC，NVIC 将对这些中断进行优先级排序。

Cortex-M0+处理器内置了嵌套向量中断控制器（NVIC），可支持最多 32 个中断请求（IRQ）输入：有 4 个中断优先级，可处理复杂逻辑，能进行实时控制和中断处理。

所有的 NVIC 寄存器只能采用字传输。任何试图读/写半字或字节的结果都是不可预知的。

NVIC 寄存器都是小端格式。访问处理器要正确处理处理器的大小端配置。

(关于 NVIC 更详细的内容可查看 Cortex-M0+系列内核的相关官方文档)

### 5.2 主要特性

- 32 个外部中断，每个中断具有 4 级优先级
- 专用的不可屏蔽中断（NMI）
- 同时支持电平和脉冲中断触发
- 中断唤醒控制器，支持极低功耗休眠模式

### 5.3 中断源

表 5-1: 中断源

中断号	中断源	备注
[0]	GPIO_PA	-
[1]	GPIO_PB	-
[2]	GPIO_PC	-
[3]	GPIO_PD	-
[4]	DMA	-
[5]	LPTIMER23	LPTIMER2 和 LPTIMER3 共用一个中断号
[6]	UART0	-
[7]	LPUART	-
[8]	UART1	-
[9]	I2C0	-
[10]	SPI0	-
[11]	SPI1	-
[12]	CAN	-
[13]	GPIOF	-
[14]	GTIMER0	-
[15]	GTIMER 1	-
[16]	GTIMER 2	-

中断号	中断源	备注
[17]	QSPI	-
[18]	LPTimer01	LPTIMER0 和 LPTIMER1 共用一个中断号
[19]	ANALOG	LVD、CMP0/1/2、OPA、VREF 共用一个中断号
[20]	GPIOE	-
[21]	ATIMER	-
[22]	WDT	-
[23]	RTC	-
[24]	ADC	-
[25]	BTIMER01	-
[26]	I2C1	-
[27]	WWDT	-
[28]	UART2	-
[29]	BTIMER23	-
[30]	FLASH interrupt	-
[31]	GPIOG	-

## 6 GPIO

### 6.1 概述

GPIO 包含通用数据输入输出接口，这些管脚可以与其他功能管脚共享，这取决于芯片的配置。通过这些数据接口，可以配置任意数目的管脚作为中断信号。UM321xF 有 7 组 GPIO，分别是 GPIOA、GPIOB、GPIOC、GPIOD，GPIOE，GPIOF，GPIOG 分别简称为 PA、PB、PC、PD、PE、PF、PG。GPIO 的相关寄存器的功能需要设置对应的比特位，例如设置 PA1 方向为输出，GPIO\_DIR 的 bit[1]控制位需要设置为 1，其他位的设置遵循此原则，也即是 PAx 对应寄存器 GPIO\_DIR 的 bit[x]控制位。最大支持 51 个 GPIO。

### 6.2 主要特性

- 所有输入/输出引脚方向都可以通过软件进行配置
- 每个 GPIO\_IN 引脚可配置成边沿或电平方式触发中断

### 6.3 寄存器描述

GPIOA 寄存器基地址：0x40004000

GPIOB 寄存器基地址：0x40004400

GPIOC 寄存器基地址：0x40004800

GPIOD 寄存器基地址：0x40004C00

GPIOE 寄存器基地址：0x40005000

GPIOF 寄存器基地址：0x40006000

GPIOG 寄存器基地址：0x40006400

表 6-1: GPIO 寄存器列表

偏置	名称	描述
0x00	GPIO_DIR	GPIO 数据方向寄存器
0x08	GPIO_SET	GPIO 输出置位寄存器
0x0C	GPIO_CLR	GPIO 输出清零寄存器
0x10	GPIO_ODATA	GPIO 输出引脚映射寄存器
0x14	GPIO_IDATA	GPIO 输入引脚映射寄存器
0x18	GPIO_IEN	GPIO 中断使能寄存器
0x1C	GPIO_IS	GPIO 中断触发模式寄存器
0x20	GPIO_IBE	GPIO 中断边沿触发设置寄存器
0x24	GPIO_IEV	GPIO 中断高低电平触发设置寄存器
0x28	GPIO_IC	GPIO 中断状态清除寄存器
0x2C	GPIO_RIS	GPIO 原始中断状态寄存器

偏置	名称	描述
0x30	GPIO_MIS	GPIO 屏蔽后中断状态寄存器

### 6.3.1 数据方向寄存器 GPIO\_DIR(偏移: 00H)

比特	名称	属性	复位值	描述
7:0	GPIO_DIR	R/W	0x00	8 位寄存器, GPIO 输入输出控制寄存器: 0: 输入 1: 输出

注: GPIOx\_DIR[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_DIR[1]与 PA1 对应。

### 6.3.2 输出置位寄存器 GPIO\_SET(偏移: 08H)

比特	名称	属性	复位值	描述
7:0	GPIO_SET	W	0x00	8 位寄存器, GPIO 输出置位寄存器: 0: 无效操作 1: 当 IO 为输出时, IO 置位

注: GPIOx\_SET[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_SET [1]与 PA1 对应。

### 6.3.3 输出清零寄存器 GPIO\_CLR(偏移: 0CH)

比特	名称	属性	复位值	描述
7:0	GPIO_CLR	W	0x00	8 位寄存器, GPIO 输出清零寄存器: 0: 无效操作 1: 当 IO 为输出时, IO 清零

注: GPIOx\_CLR[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_CLR [1]与 PA1 对应。

### 6.3.4 GPIO 输出引脚映射寄存器 GPIO\_ODATA(偏移: 10H)

比特	名称	属性	复位值	描述
7:0	GPIO_ODATA	R/W	0x00	8 位寄存器, GPIO 输出引脚映射寄存器: 当 GPIO 方向为输出有效, 写操作直接写至外部引脚, 读获得外部引脚值。

注: GPIOx\_ODATA[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_ODATA [1]与 PA1 对应。

### 6.3.5 GPIO 输入引脚映射寄存器 GPIO\_IDATA(偏移: 14H)

比特	名称	属性	复位值	描述
7:0	GPIO_IDATA	R	0x00	8 位寄存器, GPIO 输入引脚映射寄存器: 当 GPIO 方向为输入有效, 读获得外部引脚值; 此寄存器为只读寄存器。

注: GPIOx\_IDATA[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_IDATA [1]与 PA1 对应。

### 6.3.6 GPIO 中断使能寄存器 GPIO\_IEN(偏移: 18H)

比特	名称	属性	复位值	描述
7:0	GPIO_IEN	R/W	0x00	8 位寄存器, GPIO 中断使能寄存器: 0= 禁止相应引脚中断 1= 使能相应引脚中断

注: GPIOx\_IEN[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_IEN [1]与 PA1 对应。

### 6.3.7 GPIO 中断触发模式寄存器 GPIO\_IS(偏移: 1CH)

比特	名称	属性	复位值	描述
7:0	GPIO_IS	R/W	0x00	7 位寄存器, GPIO 中断触发模式: 0= 边沿检测 1= 电平检测

注: GPIOx\_IS[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_IS [1]与 PA1 对应。

### 6.3.8 GPIO 中断边沿触发设置寄存器 GPIO\_IBE(偏移: 20H)

比特	名称	属性	复位值	描述
7:0	GPIO_IBE	R/W	0x00	8 位寄存器, GPIO 中断边沿触发设置: 0= 单边沿触发 1= 双边沿触发

注: GPIOx\_SET[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_SET [1]与 PA1 对应。

### 6.3.9 GPIO 中断高低电平触发设置寄存器 GPIO\_I EV(偏移: 24H)

比特	名称	属性	复位值	描述
7:0	GPIO_I EV	R/W	0x00	8 位寄存器, GPIO 中断高低电平触发设置: 0= 下降沿/低电平触发 1= 上升沿/高电平触发

注: GPIOx\_I EV[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_I EV [1]与 PA1 对应。

### 6.3.10 GPIO 中断状态清除寄存器 GPIO\_I C(偏移: 28H)

比特	名称	属性	复位值	描述
7:0	GPIO_I C	W	0x00	8 位寄存器, GPIO 中断清除寄存器: 0= 无效操作 1= 清除对应引脚中断

注: GPIOx\_I C[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_I C [1]与 PA1 对应。

### 6.3.11 GPIO 原始中断状态寄存器 GPIO\_R IS(偏移: 2CH)

比特	名称	属性	复位值	描述
7:0	GPIO_R IS	R	0x00	8 位寄存器, GPIO 原始中断寄存器: 0= 对应引脚无中断挂起 1= 对应引脚有中断挂起

注: GPIOx\_R IS[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_R IS [1]与 PA1 对应。

### 6.3.12 GPIO 屏蔽后中断状态寄存器 GPIO\_M IS(偏移: 30H)

比特	名称	属性	复位值	描述
31:0	GPIO_M IS	R	0x00	32 位寄存器, GPIO 屏蔽后中断状态寄存器: 反映对应引脚屏蔽后的中断状态。

注: GPIOx\_M IS[y] (x=A...G) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA\_M IS [1]与 PA1 对应。

## 6.4 使用流程

### 6.4.1 输入输出 IO

1. 配置 GPIO\_DIR 寄存器, 选择 GPIO 方向。
2. 可使用 GPIO\_SET/GPIO\_CLR 或 GPIO\_ODATA 来设置输出电平。

3. 使用 GPIO\_IDATA 来获取输入引脚电平。

## 6.4.2 中断触发模式

中断初始化过程:

1. 设置 GPIO\_DIR 为输入
2. 清除 GPIO\_IEN 以避免异常
3. 配置寄存器 GPIO\_IS, 选择是边沿/电平触发类型
4. 在单边沿触发方式下, 配置寄存器 GPIO\_IBE, 确定是单边触发还是双边触发
5. 在单边沿触发方式下, 配置寄存器 GPIO\_IEV, 确定是哪种边沿触发类型
6. 在电平触发方式下, 配置寄存器 GPIO\_IEV, 确定是哪种电平触发类型
7. 配置寄存器 GPIO\_IC 来清除中断
8. 配置寄存器 GPIO\_IEN 使能相应位中断

## 6.4.3 清除中断

ISR 写 GPIO\_IC 来清除中断状态。如果在清除寄存器的同时有新的边沿触发中断产生, 这个新的中断将会保持有效直到下一次清除。读取中断状态操作应该在清 GPIO\_IEN 之前进行, 清 GPIO\_IEN 操作将清除相应中断状态。

## 7 UART0/UART2

### 7.1 概述

UART0和UART2串口模块，带有8比特4级的接收FIFO，支持全双工数据交换，支持与外部接口设备的串行通信。

### 7.2 主要特性

- 提供标准的异步通讯位（起始位、奇偶位和停止位）
  - 生成 1 位起始位
  - 支持 8bit 的数据位宽
  - 生成 1 位校验位(可设置奇校验或偶校验)，或无校验位
  - 生成 1 位停止位
  - 字节从低位到高位依次传输
- 8 比特 4 级的接收 FIFO，无发送 FIFO
- 可编程波特率(波特率可以根据参数 F/D 调整)，2\*8bits 波特率参数寄存器
- 支持数据通讯及错误处理中断
  - 状态位的访问可采用查询或者中断两种方式
  - FIFO 非空、半满、全满、溢出标志
  - 奇偶校验错误标志
- 具有起始位有效性检测功能
- 可支持 9600bps、19200bps、115200bps 等常见波特率的传输

### 7.3 寄存器描述

UART0 寄存器基地址：0x40000000

UART2 寄存器基地址：0x40006800

表 7-1: UART0/ UART2 寄存器列表

偏置	名称	描述
0x00	UART_ISR	中断状态寄存器
0x04	UART_IER	中断使能寄存器
0x08	UART_CR	控制寄存器
0x0C	UART_TDR	发送数据寄存器
0x0C	UART_RDR	接收数据寄存器
0x10	UART_BRPL	波特率参数低位寄存器
0x14	UART_BRPH	波特率参数高位寄存器

### 7.3.1 中断状态寄存器 UART\_ISR (偏移: 00H)

比特	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	FIFO_NE	R/W	0	FIFO 非空标志: FIFO_NE =0 则 FIFO 空; FIFO_NE =1 则 FIFO 非空; 当 FIFO 读空时, 此位自动清 0。软件也可以清除此位, 写 0 清除。
4	FIFO_HF	R/W	0	FIFO 半满标志: FIFO_HF =0 则 FIFO 非半满; FIFO_HF =1 则 FIFO 半满; 当 FIFO 中数据读空时, 此位自动清 0。软件也可以清除此位, 写 0 清除。
3	FIFO_FU	R/W	0	FIFO 全满标志: FIFO_FU =0 则 FIFO 非全满; FIFO_FU =1 则 FIFO 全满; 当读取 FIFO 中数据, 此位自动清 0。软件也可以清除此位, 写 0 清除。
2	FIFO_OV	R	0	Rx-FIFO 接收溢出错误: FIFO_OV =0 没有接收溢出错误发生; FIFO_OV =1 发生了接收溢出错误; 软件清除此位, 写 0 清除。
1	TXEND	R/W	0	UART 发送完成标志: TXEND =0 表示发送没有完成; TXEND =1 发送完成; 此位硬件置 1, 软件清除, 写 0 清除。
0	TRE	R/W	0	UART 发送/接收奇偶校验错误标示: TRE =0 则 UART 发送/接收完成时无奇偶校验错误; TRE =1 则 UART 发送/接收完成时有奇偶校验错误。 此位硬件置 1, 软件清除, 写 0 清除。

### 7.3.2 中断使能寄存器 UART\_IER (偏移: 04H)

比特	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	FIFO_EN	R/W	0	FIFO 非空中断使能: 当 FIFO_EN =0 时禁止; 当 FIFO_EN =1 使能。
4	FIFO_HFEn	R/W	0	FIFO 半满中断使能: 当 FIFO_HFEn =0 时禁止; 当 FIFO_HFEn =1 使能。
3	FIFO_FUEn	R/W	0	FIFO 全满中断使能: 当 FIFO_FUEn =0 时禁止; 当 FIFO_FUEn =1 使能。
2	FIFO_OVEn	R/W	0	Rx-FIFO 接收溢出中断使能: 当 FIFO_OVEn =0 时禁止; 当 FIFO_OVEn =1 使能。
1	TXENDEn	R/W	0	Uart 发送完成中断使能: 当 TXENDEn =0 时禁止; 当 TXENDEn =1 使能。
0	TREEN	R/W	0	Uart 发送/接收奇偶校验错误中断使能: 当 TREEN =0 时禁止; 当 TREEN =1 使能。

### 7.3.3 控制寄存器 UART\_CR (偏移: 08H)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	UART_LB	R/W	0	Uart 自测模式使能控制: UART_LB =0, 不使能; UART_LB =1, 使能。
3	UART_PD	R/W	0	奇偶校验使能控制: UART_PD =0, 有奇偶校验; UART_PD =1, 没有奇偶校验。
2	FLUSH	R/W	0	清除 uart 接收 FIFO 中的数据 and 指针 FLUSH=0, 不清除; FLUSH=1, 清除。
1	TRS	R/W	0	UART 发送数据标志: TRS =0 发送数据不使能; TRS =1 发送数据使能。
0	ODD_EN	R/W	0	奇偶校验方式选择: ODD_EN =0, 偶校验 Even Parity; ODD_EN =1, 奇校验 Odd Parity。

### 7.3.4 发送数据寄存器 UART\_TDR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	UARTDATA	W	00	存放待发送的数据

### 7.3.5 接收数据寄存器 UART\_RDR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	UARTDATA	R	00	存放待接收到的数据

### 7.3.6 波特率参数低位寄存器 UART\_BRPL (偏移: 10H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	UARTBRPL	R/W	74	波特率参数寄存器 UARTBPRH、UARTBPL 构成 16 位分频器。 例如: 系统时钟为 48MHz, 为获得 9600 波特率, 则 $UARTBPR = 48 \times 1000000 \div 9600 = 1388H$ , 即 $UARTBPRH = 13H$ , $UARTBPL = 88H$ 。 例如: 系统时钟为 48MHz, 为获得 19200 波特率, 则 $UARTBPR = 09C4H$ , 即 $UARTBPRH = 09H$ , $UARTBPL = C4H$ 。

### 7.3.7 波特率参数高位寄存器 UART\_BRPH (偏移: 14H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	UARTBRPH	R/W	01	波特率参数寄存器 UARTBPRH、UARTBPRL 构成 16 位分频器。 例如: 系统时钟为 48MHz, 为获得 9600 波特率, 则 $UARTBPR = 48 \times 1000000 \div 9600 = 1388H$ , 即 $UARTBPRH = 13H$ , $UARTBPRL = 88H$ 。 例如: 系统时钟为 48MHz, 为获得 19200 波特率, 则 $UARTBPR = 09C4H$ , 即 $UARTBPRH = 09H$ , $UARTBPRL = C4H$ 。

## 7.4 使用流程

### 7.4.1 串口的发送和接收

1. 配置系统配置寄存器的串口模块时钟。
2. 配置系统配置寄存器的串口模块复位使能。
3. 配置系统配置寄存器的串口引脚复用功能。
4. 配置串口中断。
5. 配置串口中断使能寄存器(是否使用中断)。
6. 配置串口控制寄存器(清除接收 FIFO 中的数据 and 指针)。
7. 配置串口控制寄存器(奇偶校验位等)。
8. 配置波特率。
9. 使能串口。

### 7.4.2 串口初始化

1. 清除 UART\_ISR 寄存器, 写 0 清除。
2. 配置 UART\_IER, 中断使能寄存器, 是否产生相应的中断脉冲。
3. 设置 UART\_CR.FLUSH, 清除 FIFO 中数据及 FIFO 指针。
4. 清除 UART\_CR 寄存器, 写 0 清除。
5. 配置 UART\_BPRL[7:0]和 UARTBPRH[7:0]。

### 7.4.3 串口发送字节

1. 发送、接收数据前软件可以配置波特率参数，奇偶校验类型、中断使能。
2. 设置 UART\_CR.TRS=1。
3. 写入第一个字节数据到 UART\_TDR。
4. 查询发送完成标志 UART\_ISR.TXEND，如果 TXEND=1 表示当前数据发送完成；软件清除此位（写 0 清除）。
5. 如果发送出错：UART 产生中断或者查询 SCCISR 寄存器标志，判断错误类型，执行相应的错误处理，处理完之后软件清除标志位。
6. 可以继续写入下一个字节到 UART\_TDR。

### 7.4.4 串口接收字节

1. 发送、接收数据前软件可以配置波特率参数、奇偶校验类型、中断使能。
2. 接收数据，查询 UART\_ISR 标志位或者等待中断，FIFO\_NE（即接收数据 FIFO 非空），或者 FIFO\_HF（即接收数据 FIFO 半满），或者 FIFO\_FU（即接收数据 FIFO 全满）；查询到相应标志位则读取 UART\_RDR 中的数据，FIFO 相应的标志位自动清除。
3. 接收错误处理：等待中断或者查询 UART\_ISR 寄存器标志位，判断错误类型，执行相应的错误处理，处理完之后软件清除标志位。
4. 继续接收数据。

## 8 UART1

### 8.1 概述

UART1 串口模块，带有 16 字节的 FIFO，可小数分频。

### 8.2 主要特性

- 16 字节的硬件 FIFO
- 波特率支持整数和小数分频
- 支持 9BIT 模式
- 支持 CTS, RTS 流控制
- 错误起始位侦测
- 帧中断检测
- 可编程位宽，奇偶校验，停止位个数
- 支持 DMA 传输方式

### 8.3 寄存器描述

UART1 寄存器基地址：0x40003000

表 8-1: UART1 寄存器列表

偏置	名称	描述
0x00	UART1_RBR	接收缓冲寄存器
0x00	UART1_THR	发送缓冲寄存器
0x00	UART1_DLL	波特率分频低位寄存器
0x04	UART1_DLH	波特率分频高位寄存器
0x04	UART1_IER	中断使能寄存器
0x08	UART1_IIR	中断状态寄存器
0x08	UART1_FCR	FIFO 控制寄存器
0x0C	UART1_LCR	LINE 控制寄存器
0x10	UART1_MCR	流控制寄存器
0x14	UART1_LSR	LINE 中断状态寄存器
0x18	UART1_MSR	流状态寄存器
0x7C	UART1_USR	状态寄存器
0x80	UART1_TFL	发送 FIFO 数据个数寄存器
0x84	UART1_RFL	接收 FIFO 数据个数寄存器
0xC0	UART1_DLF	小数分频寄存器
0xC4	UART1_RAR	接收地址匹配寄存器
0xC8	UART1_TAR	发送地址匹配寄存器
0xCC	UART1_LCRE	LINE 控制扩展寄存器

### 8.3.1 接收缓冲寄存器 UART1\_RBR (偏移: 00H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8:0	RBR	R	0	接收数据寄存器。此字段为接收 FIFO 入口, 仅当 UART1_LCR 的 DLAB 位为 0 时, 此字段才可以访问。

### 8.3.2 发送缓冲寄存器 UART1\_THR (偏移: 00H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8:0	THR	W	0	发送数据寄存器。此字段为发送 FIFO 入口, 仅当 UART1_LCR 的 DLAB 位为 0 时, 此字段才可以访问。

### 8.3.3 波特率分频低位寄存器 UART1\_DLL (偏移: 00H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	DLL	R/W	0	波特率配置寄存器低位。仅当 UART1_LCR 的 DLAB 位为 1 时, 此字段才可以访问。 波特率整数部分计算公式: $\text{baud rate} = \text{fclk} / (16 * \{\text{DLH}, \text{DLL}\})$

### 8.3.4 波特率分频高位寄存器 UART1\_DLH (偏移: 04H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	DLH	R/W	0	波特率配置寄存器高位。仅当 UART1_LCR 的 DLAB 位为 1 时, 此字段才可以访问。 波特率整数部分计算公式: $\text{baud rate} = \text{fclk} / (16 * \{\text{DLH}, \text{DLL}\})$

### 8.3.5 中断使能寄存器 UART1\_IER (偏移: 04H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	PTIME	R/W	0	THRE 中断使能, 仅当 UART1_LCR 的 DLAB 位为 0 时, 此字段才可以访问。 1: 使能 THRE 中断 0: 禁止 THRE 中断
6:3	RSV	-	-	保留

比特	名称	属性	复位值	描述
2	ELSI	R/W	0	LINE 中断使能，仅当 UART1_LCR 的 DLAB 位为 0 时，此字段才可以访问。 1: 使能 LINE 中断 0: 禁止 LINE 中断
1	ETBEI	R/W	0	发送 FIFO 空中断使能，仅当 UART1_LCR 的 DLAB 位为 0 时，此字段才可以访问。 1: 使能发送 FIFO 空中断 0: 禁止发送 FIFO 空中断
0	ERBFI	R/W	0	接收数据中断使能，仅当 UART1_LCR 的 DLAB 位为 0 时，此字段才可以访问。 1: 使能接收 FIFO 非空中断 0: 禁止接收 FIFO 非空中断

### 8.3.6 中断状态寄存器 UART1\_IIR (偏移: 08H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:6	FIFOSE	R	0	FIFO 使能标志。 11: FIFO 使能 00: FIFO 禁止
5:4	RSV	-	-	保留
3:0	IID	R	0001	状态 ID: 0000: CTS/RTS 中断状态 0001: 无中断 0010: 发送 FIFO 空 0100: 接收 FIFO 非空 0110: LINE 中断状态 0111: Busy 状态 1100: TimeOut 状态，当使能 FIFO 和接收 FIFO 非空中断后，如果在接收 FIFO 中存在至少 1 个数据，在 4 个 UART 帧内，CPU 如果未读 FIFO，则此字段会进入 TimeOut 中断状态 其它: 保留

### 8.3.7 FIFO 控制寄存器 UART1\_FCR (偏移: 08H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:6	RT	W	0	接收 FIFO 非空中断设置，当 FIFO 中数据大于或等于此设置对应的 FIFO 状态时，接收 FIFO 非空中断置位： 00: 1 帧数据 01: 4 帧数据 10: 8 帧数据 11: 14 帧数据

比特	名称	属性	复位值	描述
5:4	TET	W	0	发送 FIFO 空中断设置，当 FIFO 中数据少于或等于此设置对应的 FIFO 状态时，发送 FIFO 空中断置位： 00: FIFO 空 01: 2 帧数据 10: 4 帧数据 11: 8 帧数据
3	RSV	-	-	保留
2	XFIFOR	W	0	发送 FIFO 复位位： 1: 复位发送 FIFO 0: 不复位发送 FIFO
1	RFIFOR	W	0	接收 FIFO 复位位： 1: 复位接收 FIFO 0: 不复位接收 FIFO
0	FIFOE	W	0	FIFO 使能位： 1: 使能 FIFO 0: 禁止 FIFO 改变此位的值将会同时复位接收和发送 FIFO。

### 8.3.8 LINE 控制寄存器 UART1\_LCR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	DLAB	R/W	0	UART1_DLL 和 UART1_DLH 寄存器访问设置位。 1: UART1_DLL 可以通过偏移地址 0x0 访问， UART1_DLH 可以通过偏移地址 0x4 访问； 0: UART1_RBR/UART1_THR 可以通过偏移地址 0x0 访问，UART1_IER 可以通过偏移地址 0x4 访问。
6	RSV	-	-	保留
5	SEPS	R/W	0	奇偶校验位强制设置位，仅当 UART 处于空闲状态时可写： 1: 当 PEN 为 1，EPS 为 1，奇偶校验位被传输并检查为逻辑 0；PEN 为 1，当 EPS 为 0 时，奇偶校验位被传输并检查为逻辑 1；当 PEN 为 0 时，发送和接收均无奇偶校验。 0: 奇偶校验位强制设置功能禁止。
4	EPS	R/W	0	奇偶校验选择位，仅当 UART 处于空闲状态时可写： 1: 偶校验 0: 奇校验
3	PEN	R/W	0	奇偶校验位使能设置，仅当 UART 处于空闲状态时可写： 1: 奇偶校验位使能 0: 奇偶校验位禁止
2	STOP	R/W	0	STOP 比特长度设置，仅当 UART 处于空闲状态时可写： 1: 1.5 比特 STOP 位 0: 1 比特 STOP 位

比特	名称	属性	复位值	描述
1:0	DLS	R/W	0	UART 帧数据长度设置位，仅当 UART 处于空闲状态时可写： 00: 5 比特 01: 6 比特 10: 7 比特 11: 8 比特

### 8.3.9 流控制寄存器 UART1\_MCR (偏移: 10H)

比特	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	AFCE	R/W	0	1: CTS/RTS 自动流控制使能 0: CTS/RTS 自动流控制禁止
4:2	RSV	-	-	保留
1	RTS	R/W	0	RTS 接口软件控制位： 1: RTS 请求输出有效 0: RTS 请求输出无效
0	RSV	-	-	保留

### 8.3.10 LINE 中断状态寄存器 UART1\_LSR (偏移: 14H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8	ADDR_RCVD	R	0	9 比特数据模式下，接收到的数据是地址还是数据的标志： 1: 接收的数据为地址信息 0: 接收的数据为数据信息 读取此寄存器，清 0。
7	RFE	R	0	接收 FIFO 错误标志（可触发 LINE 中断）： 1: 接收 FIFO 中数据至少有一个有奇偶校验错误或者 UART 帧格式错误 0: 接收 FIFO 中数据没有错误 当接收 FIFO 中出错的数据是下一个将要读取的数据，且接收 FIFO 中其它的数据没有错误时，读取此寄存器清 0。
6	TEMT	R	1	发送完成标志： 1: 发送完成，发送 FIFO 为空，且移位寄存器为空 0: 发送未完成
5	THRE	R	1	发送 FIFO 空标志： 1: 发送 FIFO 空 0: 发送 FIFO 满
4	RSV	-	-	保留
3	FE	R	0	帧格式出错标志（可触发 LINE 中断）： 1: 帧格式错误 0: 帧格式未出错 读此寄存器清 0。

比特	名称	属性	复位值	描述
2	PE	R	0	奇偶校验出错标志（可触发 LINE 中断）： 1：奇偶校验错误 0：奇偶校验未出错 读此寄存器清 0。 注：在启用奇偶校验生成和检测 (LCR[3]=1) 并且奇偶校验设置为奇数 (LCR[4]=0)的情况下，若 Break 中断产生，奇偶校验错误中断会置位。
1	OE	R	0	接收 FIFO 溢出标志（可触发 LINE 中断）： 1：接收 FIFO 溢出 0：接收 FIFO 非溢出 读此寄存器清 0。
0	DR	R	0	接收 FIFO 非空标志： 1：接收 FIFO 非空 0：接收 FIFO 空

### 8.3.11 流状态寄存器 UART1\_MSR (偏移：18h)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	CTS	R	0	CTS 标志位： 1：有 CTS 请求 0：无 CTS 请求
3:0	RSV	-	-	保留

### 8.3.12 状态寄存器 UART1\_USR (偏移：7CH)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	RFF	R	0	接收 FIFO 满标志。 1：接收 FIFO 满 0：接收 FIFO 非满
3	RFNE	R	0	接收 FIFO 非空标志： 1：接收 FIFO 非空 0：接收 FIFO 空
2	TFE	R	1	发送 FIFO 空标志： 1：发送 FIFO 空 0：发送 FIFO 非空
1	TFNF	R	1	发送 FIFO 非满标志： 1：发送 FIFO 非满 0：发送 FIFO 满
0	BUSY	R	0	1：UART1 正在传输 0：UART1 处于空闲状态

### 8.3.13 发送 FIFO 数据个数寄存器 UART1\_TFL (偏移: 80H)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4:0	TFL	R	0	发送 FIFO 中数据个数位。

### 8.3.14 接收 FIFO 数据个数寄存器 UART1\_RFL (偏移: 84H)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4:0	RFL	R	0	接收 FIFO 中数据个数位。

### 8.3.15 小数分频寄存器 UART1\_DLF(偏移: C0H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3:0	DLF	R/W	0	小数分频寄存器。 小数部分波特率为 DLF/16。 计算公式为: $(PCLK\%(BAUDRATE*16)) / BAUDRATE$ 。

### 8.3.16 接收地址匹配寄存器 UART1\_RAR(偏移: C4H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	RAR	R/W	0	接收地址匹配寄存器。此寄存器只有在 UART 处于空闲状态时可写。

### 8.3.17 发送地址匹配寄存器 UART1\_TAR (偏移: C8H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	TAR	R/W	0	发送地址匹配寄存器。此寄存器只有在 UART 处于空闲状态时可写。

### 8.3.18 LINE 控制扩展寄存器 UART1\_LCRE (偏移: CCH)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留

比特	名称	属性	复位值	描述
3	TRANSMIT_MODE	R/W	0	9 比特发送模式选择： 1: 发送 FIFO 为 9 比特，地址和数据的指示标志来自发送 FIFO； 0: 发送 FIFO 为 8 比特，发送的地址由 SEND_ADDR 位和 UART1_TAR 来决定，发送的数据来自发送 FIFO。
2	SEND_ADDR	R/W	0	发送地址匹配使能位： 1: 当 9 比特模式下，UART 帧中的第 9 比特为 1(地址指示),UART 将发送 UART1_TAR 寄存器中的数据； 0: 当 9 比特模式下，UART 帧中的第 9 比特为 0 (数据指示)，UART 将发送 FIFO 中的数据。
1	ADDR_MATCH	R/W	0	接收数据地址匹配模式使能位 1: 地址匹配模式使能； 0: 地址匹配模式禁止； 此位仅在 DLS_E 为 1 时有效。
0	DLS_E	R/W	0	1: 9 比特模式使能； 0: 帧格式由 DLS 位来决定。

## 8.4 使用流程

### 8.4.1 UART1 发送流程

1. 设置 UART1\_MCR 寄存器。
2. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 1。
3. 设置 UART1\_DLL/UART1\_DLH/UART1\_DLF 寄存器。
4. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 0，设置 UART1\_LCR 寄存器的其它位。
5. 设置 UART1\_FCR 寄存器。
6. 设置 UART1\_IER 寄存器。
7. 写 UART1\_THR 寄存器，向发送 FIFO 中填写数据。
8. 查询 UART1\_IIR 中断状态。
9. 完成传输。

### 8.4.2 UART1 接收流程

1. 设置 UART1\_MCR 寄存器。
2. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 1。
3. 设置 UART1\_DLL/UART1\_DLH/UART1\_DLF 寄存器。
4. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 0，设置 UART1\_LCR 寄存器的其它位。

5. 设置 UART1\_FCR 寄存器。
6. 设置 UART1\_IER 寄存器。
7. 查询 UART1\_IIR 中断状态。
8. 读取 UART1\_RBR，取走收到的数据。
9. 完成传输。

### 8.4.3 CTS 和 RTS 控制流功能设置流程

#### ● CTS

CTS为UART 输入端口，低电平有效，表示UART可以发送数据。如果CTS输入状态为 1，写 UART1\_THR 寄存器时，数据只会保存在发送FIFO中不会被发出，为0时开始发送。

CTS配置流程如下：

1. 配置 UART1\_CTS 管脚。
2. 配置 REG\_UART1\_MCR，使能 CTS/RTS 自动流控制。
3. 配置 REG\_UART1\_FCR，使能 FIFO。
4. UART1\_CTS 管脚输入为低电平时，UART 正常发送数据；输入为高电平时，数据保存在发送 FIFO 中。



#### ● RTS

RTS 为UART 输出端口，低电平有效，输出为低电平时，表示UART已经准备好可以接收数据了；当接收FIFO中数据个数大于FIFO控制寄存器UART1\_FCR中接收FIFO非空中断设置的帧数据个数触发中断条件时，RTS输出状态为高电平，表示UART不能接收更多数据。

RTS 配置流程如下：

1. 配置 UART1\_RTS 管脚。
2. 配置 REG\_UART1\_MCR，使能 CTS/RTS 自动流控制，RTS 接口软件控制位为请求输出有效。
3. 配置 REG\_UART1\_FCR，使能 FIFO，接收 FIFO 非空中断设置。

### 8.4.4 UART1 DMA 传输配置流程

UART1 模块可支持 DMA 传输功能，支持三种传输模式：Memory to Peripheral 模式、Peripheral to Memory 模式、Peripheral to Peripheral 模式。配置流程如下：

1. 配置开启 DMA 模块时钟与复位 PERI\_RESET / PERI\_CLKEN。
2. 配置通道控制信息寄存器 DMA\_CH\_CTRL\_Cx。
3. 根据实际应用配置数据位宽，传输模式（8 位位宽、内存到外设模式）。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_TR\_WIDTH\_8。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_MEM\_TO\_PERIP。
4. 配置【目的外设】和【源外设】（目的外设为 uart1\_tx，源外设为 mem）。  
此位在用到外设的模式下起效。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_DST\_PER\_UART1\_TX。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_SRC\_PER\_MEMORY。
5. 配置【目标地址】和【源地址】是否随数据传输递增（原地址递增、目标地址不变）。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_SINC\_INC。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= DMA\_DINC\_NO。
6. 如需使用中断，则配置 DMA 中断指示寄存器 DMA\_INT\_STATUS，使能对应的通道中断。
7. 配置【源地址】和【目标地址】及【数据块尺寸】。  
DMA\_SRC\_ADDR\_Cx、DMA\_DST\_ADDR\_Cx、DMA\_CH\_CTRL\_Cx
  - 例如：REG\_DMA\_SRCADDRC(channel\_index) = (uint32\_t)src\_addr。
  - 例如：REG\_DMA\_DSTADDRC(channel\_index) = (uint32\_t)dest\_addr。
  - 例如：REG\_DMA\_CHCTRLC(channel\_index) |= (length<<15)。
8. 等待上述配置、以及相应的原地址和目标准备就绪，使能 DMA (DMAC\_EN)。
9. 根据实际使用情况，检测 DMA 中断状态寄存器 DMA\_INT\_STATUS，跟踪传输状态。

#### 8.4.5 UART1 9BIT 模式收发配置流程

1. 设置 REG\_SCU\_PERICLKEN 和 REG\_SCU\_PERIRESET 寄存器，开启和复位 UART1 时钟模块。
2. 配置相应的引脚复用为 UART1\_TX 和 UART1\_RX。
3. 设置 UART1\_MCR 寄存器。
4. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 1。
5. 设置 UART1\_DLL/UART1\_DLH/UART1\_DLF 寄存器。
6. 设置 UART1\_LCR 寄存器的第 7 比特 DLAB 为 0，设置 UART1\_LCR 寄存器的其它位。
7. 设置 UART1\_FCR 寄存器。
8. 设置 UART1\_LCRE 寄存器设置 9bit 发送或者接收模式配置【开启地址匹配是需要往 UART1\_TAR 中填写地址】。
9. 设置 UART1\_LCRE 寄存器第 0 比特 DLS\_E 为 1，使能 9bit 模式。
10. 设置 UART1\_IER 寄存器，设置中断方式。

11. 写 UART1\_THR 寄存器，向发送 FIFO 中填写数据。
12. 查询 UART1\_IIR 中断状态。
13. 读取 UART1\_RBR，取走收到的数据。
14. 完成传输。

## 9 LPUART

### 9.1 概述

芯片有一个低功耗串口模块 LPUART，其工作仅需 32kHz 时钟，可以支持到最高 9600 波特率的数据接收。LPUART 功耗极低，可以在 Sleep/DeepSleep 模式下工作。

### 9.2 主要特性

- 异步数据收发
- 标准 UART 帧格式
  - 1bit 起始位
  - 7 或 8bit 数据
  - 奇校验、偶校验或无校验位
  - 1 或 2bit 停止位
- 使用 32768Hz XTL 时钟或者 32kHz RCL 时钟工作，支持波特率 300 bps~9600bps
- 可编程数据极性
- 支持 Sleep/DeepSleep 模式下的数据收发
- 休眠模式下唤醒芯片
  - RXD 下降沿唤醒
  - 起始位检测唤醒
  - 1 字节接收完成唤醒
  - 1 字节数据匹配唤醒

### 9.3 寄存器描述

LPUART 寄存器基地址：0x40000400

表 9-1: LPUART 寄存器列表

偏置	名称	描述
0x00	LPURXD	接收数据寄存器
0x04	LPUTXD	发送数据寄存器
0x08	LPUSTA	状态寄存器
0x0C	LPUCON	控制寄存器
0x10	LPUIF	中断标志寄存器
0x14	LPUBAUD	波特率寄存器
0x18	LPUEN	接收使能寄存器
0x1C	CMPARE	数据匹配寄存器

偏置	名称	描述
0x20	MCTL	波特率调制控制寄存器
0x24	WKCKE	匹配中断唤醒配置寄存器

### 9.3.1 接收数据寄存器 LPURXD (偏移: 00H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	LPURXD	R	0	接收数据缓冲

### 9.3.2 发送数据寄存器 LPUTXD (偏移: 04H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	LPUTXD	W	0	发送数据缓冲

### 9.3.3 状态寄存器 LPUSTA (偏移: 08H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	TC	R	0	发送完成标志, 当一帧数据发送完成且发送 buffer 为空时置位。数据发送时清零。
6	TXE	R	0	发送 buffer 空标志, 硬件置位, 软件向发送 buffer 写数据时自动清零。
5	START	R/W	0	起始位检测标志, 写 1 清零。
4	PERR	R/W	0	校验位错误, 写 1 清零。
3	FERR	R/W	0	帧格式错误, 写 1 清零。
2	RXOV	R/W	0	接收缓冲溢出, 写 1 清零。
1	RXF	R	0	接收缓冲满, 读 LPUDATA 寄存器清零。
0	MATCH	R/W	0	数据匹配标志, 表示接收缓冲区内的数据与比较寄存器相同, 写 1 清零。

### 9.3.4 控制寄存器 LPUCON (偏移: 0CH)

比特	名称	属性	复位值	描述
31:13	RSV	-	-	保留
12	TXPOL	R/W	0	数据发送极性 0: 非取反 1: 取反
11	TCIE	R/W	0	发送完成中断使能 0: 禁止发送完成中断 1: 允许发送完成中断
10	TXIE	R/W	0	发送 buffer 空中断使能 0: 禁止发送 buffer 空中断 1: 允许发送 buffer 空中断

比特	名称	属性	复位值	描述
9	NEDET	R/W	0	下降沿采样使能位 0: 使用 32k 时钟上升沿检测 start bit 1: 使用 32k 时钟下降沿检测 start bit
8	PAREN	R/W	0	校验位使能 0: 数据帧无奇偶校验位 1: 数据帧有奇偶校验位
7	PTYP	R/W	0	校验位类型 0: 偶校验 1: 奇校验
6	SL	R/W	0	停止位长度 0: 1bit 1: 2bits
5	DL	R/W	0	数据长度 0: 8bits 1: 7bits
4	RXPOL	R/W	0	接收极性 0: 非取反 1: 取反
3	ERRIE	R/W	0	错误中断使能 0: 禁止接收错误中断 1: 允许接收错误中断
2	RXIE	R/W	0	接收中断使能 0: 禁止接收中断 1: 允许接收中断
1:0	RXEVE	R/W	00	接收中断事件配置，用于控制何种事件下向 CPU 提供接收中断 00: START 位检测唤醒 01: 1byte 数据接收完成 10: 接收数据匹配成功 11: 下降沿检测唤醒

### 9.3.5 中断标志寄存器 LPUIF (偏移: 10H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	TC_IF	R/W	0	发送完成中断标志 1: 发送完一帧数据后中断产生 0: 无中断产生 写 1 清 0
2	TXIF	R/W	1	发送 buffer 空中断标志 1: 发送 buffer 空后中断产生 0: 无中断产生 写 1 清 0
1	RXNEGIF	R/W	0	RXD 下降沿中断标志 1: 中断产生 0: 无中断产生 写 1 清 0

比特	名称	属性	复位值	描述
0	RXIF	R/W	0	接收完成中断标志 1: 接收完一帧数据后中断产生 0: 无中断产生 写 1 清 0

### 9.3.6 波特率寄存器 LPUBAUD (偏移: 14H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2:0	BAUD	R/W	000	波特率控制 (bps) 000: 9600 001: 4800 010: 2400 011: 1200 100: 600 101/110/111: 300

### 9.3.7 接收使能寄存器 LPUEN (偏移: 18H)

比特	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	TXEN	R/W	0	发送使能 0: 关闭 LPUART 发送 1: 打开 LPUART 发送 CPU 写 1 使能后, 要反复读取此寄存器, 直到读到 1 为止才能进行后面的操作。
0	RXEN	R/W	0	接收使能 0: 关闭 LPUART 接收; 1: 打开 LPUART 接收; CPU 写 1 使能后, 要反复读取此寄存器, 直到读到 1 为止才能进行后面的操作。

### 9.3.8 数据匹配寄存器 CMPARE (偏移: 1CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	CMPARE	R/W	00000000	比较数据, 如果 RXEV=10/11, 当接收缓冲区内的数据与 CMPARE 相同时, 触发接收完成中断

### 9.3.9 波特率调制控制寄存器 MCTL(偏移: 20H)

比特	名称	属性	复位值	描述
31:12	RSV	-	-	保留
11:0	MCTL	R/W	0	LPUART 每个 bit 的调制控制信号

### 9.3.10 匹配中断唤醒配置寄存器 WKCKE（偏移：24H）

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	WKCKE	R/W	0	LPUART 匹配中断唤醒设置位 0: 接收数据匹配可唤醒 1: 接收数据和奇偶检验位都匹配可唤醒

## 9.4 接口时序

### 9.4.1 接收时序

如下图所示，由于 LPUART 工作时钟不是波特率的整数倍，所以在接收时采用 3、4 分频交替进行接收，确保在每个 bit 的中间位置采样，每个 bit 采样一次。每个 bit 采用 3 分频还是 4 分频，则由 MCTL 寄存器控制。




图 9-1: LPUART 接收时序图

### 9.4.2 发送时序

如下图所示，类似于 LPUART 接收，LPUART 工作时钟不是波特率的整数倍，所以在发送时也采用了 3、4 分频交替进行发送，每个 bit 采用 3 分频还是 4 分频，则由 MCTL 寄存器控制。




图 9-2: LPUART 发送时序图

## 9.5 软件流程

### 9.5.1 数据接收

1. 配置 LPUBAUD 寄存器决定波特率。
2. 根据波特率选择合适的调制参数，配置调制控制寄存器 MCTL 的 MCTL 值。
3. 配置 LPUCON 寄存器，选择帧格式、极性、中断参数等。
4. 配置 LPUEN 寄存器打开接收使能。
5. 等待中断事件。

### 9.5.2 数据发送

1. 配置 LPUBAUD 寄存器决定波特率。
2. 根据波特率选择合适的调制参数，配置调制控制寄存器 MCTL 的 MCTL 值。
3. 配置 LPUCON 寄存器，选择帧格式、极性、中断参数等。
4. 配置 LPUEN 寄存器打开发送使能。
5. 等待中断事件。

### 9.5.3 调制控制寄存器配置建议

软件需要根据通信波特率的不同合理配置调制控制寄存器 MCTL 的 MCTL，建议的配置参数表如下：

表 9-2：调制控制寄存器配置建议

Baud	MCTL											
	Bit0 (start)	Bit1	Bit2	Bit3	Bit4	Bit5	Bit6	Bit7	Bit8	Bit9	Bit10	Bit11
9600	0	1	0	0	1	0	1	0	1	0	0	1
4800	1	1	0	1	1	1	1	1	0	1	1	1
2400	1	1	0	1	1	0	1	1	0	1	1	0
1200	0	1	0	0	1	0	0	1	0	0	1	0
600	0	1	1	0	1	0	1	1	0	1	1	0
300	0	1	0	0	0	0	1	0	0	0	0	1

以上参数表假设 LPUART 工作时钟为准确的 32768Hz，如果使用 RCL 工作，则会引入额外的误差，可能需要微调波特率调制方案来获得更好的通信效果。

### 9.5.4 休眠模式下的数据接收唤醒

LPUART 支持在 Sleep、DeepSleep 模式下进行数据接收并唤醒芯片。此时芯片功耗极低，并保持对 RXD 引脚的监听，直到特定事件到来后唤醒芯片退出休眠模式。

1. 配置 LPUBAUD 寄存器决定波特率。
2. 根据波特率选择合适的调制参数，配置 MCTL 寄存器。
3. 配置 LPUCON 寄存器，选择帧格式、极性，通过 LPUCON.RXEV 选择唤醒事件为 START 位、一帧接收完成、一帧数据匹配或 RXD 下降沿检测。
4. 配置 LPUEN 寄存器打开接收使能。
5. 软件进入 Sleep/DeepSleep。
6. RXD 引脚唤醒。

# 10 I2C0/1

## 10.1 概述

I2C 总线接口连接微控制器和串行 I2C 总线。I2C 模块接收和发送数据，并将数据从串行转换成并行，或并行转换成串行。I2C 模块通过数据引脚 SDA 和时钟引脚 SCL 连接到 I2C 总线，控制所有 I2C 总线规定的时序。本模块支持主模式和从模式。

## 10.2 主要特征

- 支持主机接收、发送，从机接收、发送四种工作模式
- 支持标准（100Kbps）/快速（400Kbps）/高速（1Mbps）三种工作速率
- 支持 7 位寻址功能和 10 位寻址功能
- 支持广播地址
- 支持中断查询功能

## 10.3 寄存器描述

I2C0 寄存器基地址：0x40005400

I2C1 寄存器基地址：0x40006C00

表 10-1: I2C0/1 寄存器列表

偏置	名称	描述
0x00	I2C_CR	I2C 配置寄存器
0x04	I2C_CLR	I2C 配置清除寄存器
0x08	I2C_STAT	I2C 状态寄存器
0x0C	I2C_DATA	I2C 数据寄存器
0x10	I2C_CCR	I2C 波特率配置寄存器
0x14	I2C_SAD0	I2C SLAVE 地址寄存器 0
0x18	I2C_SADM0	I2C SLAVE 地址屏蔽寄存器 0
0x1C	I2C_XSAD0	I2C SLAVE 扩展地址寄存器
0x20	I2C_XSADM0	I2C SLAVE 扩展地址屏蔽寄存器
0x24	I2C_SRST	I2C 复位寄存器
0x28	I2C_SAD1	I2C SLAVE 地址寄存器 1
0x2C	I2C_SADM1	I2C SLAVE 地址屏蔽寄存器 1
0x30	I2C_SAD2	I2C SLAVE 地址寄存器 2
0x34	I2C_SADM2	I2C SLAVE 地址屏蔽寄存器 2
0x38	I2C_SAD3	I2C SLAVE 地址寄存器 3
0x3C	I2C_SADM3	I2C SLAVE 地址屏蔽寄存器 3

### 10.3.1 I2C 配置寄存器 I2C\_CR (偏移: 00H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8	GCAVAL	R	0	General Call 地址标志位。 1: 收到 General Call 地址 0: 未收到 General Call 地址
7	IEN	R/W	0	I2C 模块中断使能。 1: 中断使能 此位写 0 无效
6	ENAB	R/W	0	I2C 模块接口使能位。 1: I2C 模块接口使能。 此位写 0 无效。
5	STA	R/W	0	开始标志使能。 1: I2C 模块进入主机模式, 在总线空闲状态下发送 START 标志; 当 I2C 处于主机模式下时置位此位, 将会发送一个 RESTART 信号; 当 I2C 处于从机模式下时置位此位, I2C 模块将会在完成当前数据传输以后, 然后在总线释放空闲以后进入主机模式并发送 START 信号。 发送 START 信号之后, 自动清 0。 此位写 0 无效。
4	STP	R/W	0	停止标志使能。 1: 发送 STOP 标志; 当 I2C 处于主机模式下时置位此位, 将会发送一个 STOP 信号; 当 I2C 处于从机模式下时置位此位, I2C 模块将会认为接收到了一个 STOP 信号, 而不会在总线上发送 STOP 信号。 若 STA 和 STP 位同时置位, I2C 模块将会先发送 STOP 信号 (主机模式下) 再发送 START 信号。 发送 STOP 信号之后, 自动清 0。 此位写 0 无效。
3	IFLG	R/W	0	中断标志位; I2C_STAT 寄存器处于 0xf8 以外的任何状态, 此位都会置位。 写 I2C_CLR 寄存器的 CLR_IFLG 位, 清 0。STP 位写 1 时, 即发送 STOP 标志后, 此位也将清 0。

比特	名称	属性	复位值	描述
2	AAK	R/W	0	应答标志使能。 1: 应答 ACK 0: 应答 NACK (在从机模式下不响应) 当 AAK=1 时, I2C 模块将会在如下情况下相应 ACK: 1、接收到了从机地址寄存器里的地址 2、在 GC 位使能后, 接收到了通用调用地址 3、主/从模式下, 接收到一个字节数据。 置 1 后, 写 I2C_CLR 寄存器的 CLR_AAK 位清 0 此位写 0 无效。
1	SLAV10M	R	0	作为 SLAVE 时, 收到的数据与扩展地址寄存器中数据相匹配的标志位。 1: 接收到的数据与 SLAVE 扩展地址寄存器中的数值相匹配 0: 接收到的数据与 SLAVE 扩展地址寄存器中的数据不相同
0	SLAV7M	R	0	作为 SLAVE 时, 收到的数据与地址寄存器中数据相匹配的标志位。 1: 接收到的数据与 SLAVE 地址寄存器中的数值相匹配 0: 接收到的数据与 SLAVE 地址寄存器中的数据不相同

### 10.3.2 I2C 配置清除寄存器 I2C\_CLR (偏移: 04H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	CLR_IEN	W	0	I2C 模块中断使能清除寄存器。 1: 清除中断使能; 此位写 0 无效。
6	CLR_ENAB	W	0	I2C 模块使能清除寄存器。 1: 关闭 I2C 模块接口; I2C 不进行地址匹配, 忽略掉 SCL/SDA 线上的信息 此位写 0 无效。
5	CLR_STA	W	0	开始标志清除寄存器。 1: 清除发送 START 标志; 此位写 0 无效。
4	RSV	-	-	保留
3	CLR_IFLG	W	0	中断标志清除寄存器; 1: 清除中断标志; 此位写 0 无效。
2	CLR_AAK	W	0	应答标志清除寄存器; 1: 清除应答标志; 此位写 0 无效。
1:0	RSV	-	-	保留

### 10.3.3 I2C 状态寄存器 I2C\_STAT(偏移: 08H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	STA	R	0xF8	I2C 状态寄存器。

I2C\_STAT 寄存器 STA 字段不同代码代表的意义:

状态代码	I2C 总线和硬件状态
0x00	由于非法的起始或停止条件的出现, 在主机或被选中的从机将出现总线错误; 当外部干扰使 I2C 进入未定义的状态时也会出 0x00 状态
0x08	已发送 START 标志
0x10	已发送 RESTART 标志
0x18	已发送 SLAVE 地址加 W 标志, 并接收 ACK 位
0x20	已发送 SLAVE 地址加 W 标志, 并接收 NAK 位
0x28	主机模式下, 已发送 I2C_DATA 中的数据, 已接收 ACK
0x30	主机模式下, 已发送 I2C_DATA 中的数据, 接收到 NAK
0x38	丢失仲裁 (地址或数据字节)
0x40	已发送 SLAVE 地址加 R 标志, 并加收到 ACK
0x48	已发送 SLAVE 地址加 R 标志, 并加收到 NAK
0x50	主机模式下, 已接收数据字节, ACK 已发出
0x58	主机模式下, 已接收数据字节, NAK 已发出
0x60	已接收自身的 SLAVE 寄存器地址加 W 标志, ACK 已发出。
0x68	作为主机时, 丢失掉仲裁, 并且以接收到自身的 SLAVE 寄存器地址加 W 标志, ACK 已发出。
0x70	已接收通用调用地址 (0x00); 已发出 ACK;
0x78	作为主机时, 丢失掉仲裁, 并且已接收到通用调用地址加 W 标志, ACK 已发出。
0x80	在接收到自身从地址后, 接收到数据字节, 已返回 ACK
0x88	在接收到自身从地址后, 接收到数据字节, 已返回 NAK
0x90	在接收到通用调用地址后, 接收到数据字节, 已返回 ACK
0x98	在接收到通用调用地址后, 接收到数据字节, 已返回 NAK
0xA0	从机模式下, 接收到停止条件或重复起始条件
0xA8	已接收自身的从地址加 R 标志; 已返回 ACK
0xB0	作为主机时, 丢失掉仲裁, 并且已接收到通用调用地址加 R 标志, ACK 已发出。
0xB8	从机模式下 (AAK=1), 已发送数据; 已收到 ACK
0xC0	从机模式下 (AAK=1), 已发送数据; 已收到 NAK
0xC8	从机模式下 (AAK=0), 已发送最后一个字节数据, 已收到 ACK
0xD0	从机模式下 (AAK=0), 已发送最后一个字节数据, 已收到 NAK
0xE0	已发送 10 位 SLAVE 第二段地址+W, 接收到 ACK
0xE8	已发送 10 位 SLAVE 第二段地址+W, 接收到 NACK
0xF8	无可用的相关状态信息, IFLG=0

注: 若 I2C 总线上出现非法的起始或停止信号时, 会进入总线错误状态 (状态代码 0x00)。用户可以通过置位 STP 来清除 IFLG 位状态, I2C 模块会返回到空闲状态, 此操作不会在 I2C 总线上发送 STOP 信号。

### 10.3.4 I2C 数据寄存器 I2C\_DATA(偏移: 0CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	DATA	R/W	0x0	I2C 数据寄存器。 在 I2C 发送模式下, 写发送数据到这个寄存器。 在 I2C 接收模式下, 读接收数据从这个寄存器。

### 10.3.5 I2C 波特率配置寄存器 I2C\_CCR(偏移: 10H)

比特	名称	属性	复位值	描述
31:7	RSV	-	-	保留
6:4	CCRM	R/W	0x0	波特率配置位 M
3:0	CCRN	R/W	0x0	波特率配置位 N

$F_{OSCL} = F_{SCL} = P_{CLK} / (2^M \times (N+1) \times 10)$ ; 其中,  $F_{OSCL}$  是 I2C 接口输出的 SCL 的频率。

### 10.3.6 I2C SLAVE 地址寄存器 0 I2C\_SAD0 (偏移: 14H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	ADR0	R/W	0x0	I2C 从机模式地址 0
0	GC0	R/W	0x0	广播地址应答使能。 1: 使能 0: 不使能

### 10.3.7 I2C SLAVE 地址屏蔽寄存器 0 I2C\_SADM0 (偏移: 18H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	AMR0	R/W	0x7f	I2C 从机模式地址屏蔽寄存器 0。每一位与 ADR0 中的位相对应。 对应位为 1 表示, 在此 I2C 模块作为从机时, 比较 ADR0 中对应位的值。 对应位为 0 表示, 在此 I2C 模块作为从机时, 不比较 ADR0 中对应位的值。
0	RSV	-	-	保留

### 10.3.8 10 比特 I2C SLAVE 地址寄存器 I2C\_XSAD (偏移: 1CH)

比特	名称	属性	复位值	描述
31:11	RSV	-	-	保留
10:1	XADR	R/W	0x0	I2C 从机模式 10 比特地址位。

比特	名称	属性	复位值	描述
0	XGC	R/W	0x0	10 比特地址模式下，广播地址应答使能。 1: 使能 0: 不使能

### 10.3.9 10 比特 I2C SLAVE 地址屏蔽寄存器 I2C\_XSADM (偏移: 20H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8:1	XAMR	R/W	0xff	10 比特 I2C 从机模式地址屏蔽寄存器 0。每一位与 XADR 中的位相对应。对应位为 1 表示，在此 I2C 模块作为从机时，比较 XADR 中对应位的值。对应位为 0 表示，在此 I2C 模块作为从机时，不比较 XADR 中对应位的值。
0	RSV	-	-	保留

### 10.3.10 I2C 复位寄存器 I2C\_SRST (偏移: 24H)

比特	名称	属性	复位值	描述
31:0	SRST	W	0x0	写此寄存器，复位 I2C 模块。

### 10.3.11 I2C SLAVE 地址寄存器 1 I2C\_SAD1 (偏移: 28H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	ADR1	R/W	0x0	I2C 从机模式地址 1
0	GC1	R/W	0x0	广播地址应答使能。 1: 使能 0: 不使能

### 10.3.12 I2C SLAVE 地址屏蔽寄存器 1 I2C\_SADM1 (偏移: 2CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	AMR1	R/W	0x7f	I2C 从机模式地址屏蔽寄存器 1。每一位与 ADR1 中的位相对应。对应位为 1 表示，在此 I2C 模块作为从机时，比较 ADR1 中对应位的值。对应位为 0 表示，在此 I2C 模块作为从机时，不比较 ADR1 中对应位的值。
0	RSV	-	-	保留

### 10.3.13 I2C SLAVE 地址寄存器 2 I2C\_SAD2 (偏移: 30H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	ADR2	R/W	0x0	I2C 从机模式地址 2
0	GC2	R/W	0x0	广播地址应答使能。 1: 使能 0: 不使能

### 10.3.14 I2C SLAVE 地址屏蔽寄存器 2 I2C\_SADM2 (偏移: 34H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	AMR2	R/W	0x7F	I2C 从机模式地址屏蔽寄存器 2。每一位与 ADR2 中的位相对应。 对应位为 1 表示, 在此 I2C 模块作为从机时, 比较 ADR2 中对应位的值。 对应位为 0 表示, 在此 I2C 模块作为从机时, 不比较 ADR2 中对应位的值。
0	RSV	-	-	保留

### 10.3.15 I2C SLAVE 地址寄存器 2 I2C\_SAD3 (偏移: 38H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	ADR3	R/W	0x0	I2C 从机模式地址 3
0	GC3	R/W	0x0	广播地址应答使能。 1: 使能 0: 不使能

### 10.3.16 I2C SLAVE 地址屏蔽寄存器 3 I2C\_SADM3 (偏移: 3CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:1	AMR3	R/W	0x7f	I2C 从机模式地址屏蔽寄存器 2。每一位与 ADR3 中的位相对应。 对应位为 1 表示, 在此 I2C 模块作为从机时, 比较 ADR3 中对应位的值。 对应位为 0 表示, 在此 I2C 模块作为从机时, 不比较 ADR3 中对应位的值。
0	RSV	-	-	保留

## 10.4 协议描述

标准 I2C 协议包含了五个部分: 起始信号或重复其实信号、从机地址传输和 R/W 位传输、数据

信号、确认信号和结束信号。

### 10.4.1 I2C 通信协议（7 位寻址）




图 10-1: I2C 通信协议(7 位寻址)框图

I2C 的基本读写过程如下:

在第一幅图中, 配置的方向为“写数据 (W)”。主机在广播完从机地址, 接收到应答信号后, 开始正式向从机发送数据 (DATA), 数据包的大小为 8 位, 主机每发送完一个字节数据后都要等待从机发来的应答信号 (ACK), 然后再发送下一个字节数据。发送数据包的数量没有限制。最后当数据传输结束时, 主机向从机发送一个停止传输信号 (P), 传输停止。

在第二幅图中, 配置的方向为“读数据 (R)”。主机在广播完从机地址, 接收到应答信号后, 开始接收从机发送的数据包 (DATA), 数据包的大小为 8 位, 主机每接收完一个字节数据后都要发送一个应答信号 (ACK), 从机在收到此应答信号以后再发送下一个字节数据。接收数据包的数量没有限制。最后当主机希望停止数据传输时, 要向从机发送一个非应答信号 (NACK), 则从机停止传输。

除了基本的读写, I2C 通讯更常用的是复合格式, 即第三幅图的情况, 在该传输中, 主机会在第

一次传输的数据段（DATA 部分）中发送从设备内部的寄存器或存储器地址（注意不是 SLAVE ADDRESS）；在第二次传输中，对该地址的内容进行读写。

### 10.4.2 I2C 通信协议（10 位寻址）

I2C 总线的 10bit 寻址和 7bit 寻址是兼容的，这样就可以在同一个总线上同时使用 7bit 地址和 10bit 地址模式的设备。10bit 的从机地址由开始条件(S)或重复开始条件(Sr)后的两个字节数据组成。第一个字节的前 7 位是 1111 0XX，XX 是 10bit 地址的最高有效位的前两位(A9, A8)，第 8bit 是读写位，决定传输方向。第二个字节为 10bit 地址剩下的 8 位(A7-A0)。




图 10-2: I2C 通信协议(10 位寻址)框图

I2C 的基本读写过程如下:

在第一幅图中，主机作为发送器向从机发送数据。当接收到 START 条件后的 7bit 地址，从机会用存在 XSAD 寄存器里的地址与接收到的第一个字节(11110XX)进行比较，并检查第八个 bit（读写位）是否为 0。有可能多个设备都匹配并产生应答 ACK。接下来从机开始匹配自己的地址与第二个字节的 8 个 bit (XXXXXXXX)，这时就只有一个从机匹配并产生应答 ACK。匹配完成后主机可开始向从机传输数据。被主机寻址匹配的从机会保持被寻址的状态直到接收到终止条件或者是重复开始条件后跟着一个不同的从机地址。

在第二幅图中，主机作为接收器从从机接收数据。在第二个应答 ACK 之前，处理过程与上面图一一一致。在重复开始条件(Sr)之后，匹配的从机会保持被寻址的状态，此时从机会检查 Sr 之后的第一个字节的前 7bit 是否正确，并测试第 8 个 bit 是否为 1（读）。如果是，从机就认定它被作为一个发送器被寻址并产生应答 ACK。匹配完成后从机可开始向主机传输数据。

## 10.5 使用流程

### 10.5.1 初始化程序

#### 主机初始化：

1. 将相应 GPIO 复用成 I2C\_SCL 和 I2C\_SDA；
2. 在系统寄存器中开启 I2C 时钟和使 I2C 处于工作状态；
3. 将 I2C 复位寄存器写 1，复位 I2C 模块；
4. 配置 I2C 波特率配置寄存器的 CCRM 和 CCRN，设置 I2C 速率；
5. 写 I2C\_CCR 寄存器设置 I2C 通信速率（标准/快速/高速）；
6. 对于从机模式，设置 I2C\_CR 寄存器的 AAK、ENAB 位。

#### 从机初始化：

1. 将相应 GPIO 复用成 I2C\_SCL 和 I2C\_SDA；
2. 在系统寄存器中开启 I2C 时钟和使 I2C 处于工作状态；
3. 将 I2C 复位寄存器写 1，复位 I2C 模块；
4. 将自身的从机地址装入 I2C\_SAD0/ I2C\_SAD1/ I2C\_SAD2/ I2C\_SAD3/ I2C\_XSAD，设置好地址匹配寄存器 I2C\_SADM0/ I2C\_SADM1/ I2C\_SADM2/ I2C\_SADM3/ I2C\_XSADM。I2C\_SADx 寄存器 GC 位置位，使能广播地址应答（如果需要）；
5. 将自身的从机地址装入 I2C\_SAD0/ I2C\_SAD1/ I2C\_SAD2/ I2C\_SAD3/ I2C\_XSAD，设置好地址匹配寄存器 I2C\_SADM0/ I2C\_SADM1/ I2C\_SADM2/ I2C\_SADM3/ I2C\_XSADM，I2C\_SADx 寄存器 GC 位置位，使能广播地址应答（如果需要）；
6. I2C\_CR 寄存器 IEN 位置位，使能 I2C 中断（如果需要）；
7. 将 I2C\_CR 寄存器的 AAK、ENAB 位置 1。

使用建议：master TX/RX 均用查询方式；slave RX 中断/查询方式均可，TX 查询方式。

### 10.5.2 主机发送功能

1. 向 I2C\_CR 寄存器的 STA 位写 1，发出 START 标志；
2. 等待 I2C\_STAT 寄存器数值变为 0x08（已发送 START 标志）；若 START 标志发送成功，则 STA 发送标志自动清 0；
3. 向 I2C\_DATA 寄存器写入 SLA（7 位/10 位）+W（0）；
4. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，主机 SCL 线发送时钟信号，SDA 线发送 SLA+W；
5. 等待 I2C\_STAT 寄存器数值变为 0x18（已发送 SLAVE 地址加 W 标志，并接收 ACK 位）；
6. 向 I2C\_DATA 寄存器写入待发送的数据/要写入的从设备内存地址（10bit 寻址为发送第二段设

- 备地址+w);
7. 接收到从设备 I2C\_STAT\_SECOND\_ADD\_ACK=0xe0 状态为第二段地址已经发送并收到 ACK, 接着循环发送数据 (10bit 寻址才有此处通讯动作);
  8. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1, 发送数据;
  9. 等待 I2C\_STAT 寄存器数值变为 0x28 (已发送 I2C\_DATA 中的数据, 已接收 ACK);
  10. 重复步骤 7-10, 直到待发的数据全部发送完毕;
  11. 向 I2C\_CR 寄存器的 STP 位写 1, 发送 STOP 标志, 传输完成。

### 10.5.3 主机接收功能

1. 向 I2C\_CR 寄存器的 STA 位写 1, 发出 START 标志;
2. 等待 I2C\_STAT 寄存器数值变为 0x08 (已发送 START 标志); 若 START 标志发送成功, 则 STA 发送标志自动清 0;
3. 向 I2C\_DATA 寄存器写入 SLA (7 位) +R(1) (7bit 寻址为此操作);
4. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1, 清除中断标志后, 主机 SCL 线发送时钟信号, SDA 线发送 SLA+R (7bit 寻址为此操作);
5. 向 I2C\_DATA 寄存器写入第一段 SLA+W(0) (10bit 寻址为此操作);
6. 等待 I2C\_STAT 寄存器数值变为 0x18 (已发送 SLAVE 地址加 W 标志, 并接收 ACK 位) (10bit 寻址为此操作);
7. 向 I2C\_DATA 寄存器写入第二段 SLA (10bit 寻址为此操作);
8. 接收到从设备 I2C\_STAT\_SECOND\_ADD\_ACK=0xe0 状态为第二段地址已经发送并收到 ACK (10bit 寻址为此操作);
9. 向 I2C\_CR 寄存器的 STA 位写 1, 发出 RESTART 标志;
10. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1, 清除中断标志后, 等待 I2C\_STAT 寄存器数值变为 0x10 (已发送 RESTART 标志) (10bit 寻址为此操作);
11. 向 I2C\_DATA 寄存器写入第一段 SLA+R(1) (10bit 寻址为此操作);
12. 等待 I2C\_STAT 寄存器数值变为 0x40 (已发送 SLAVE 地址加读标志, 并接收 ACK) (10bit 寻址为此操作);
13. 向 I2C\_CR 寄存器的 AAK 位写 1, 设置 I2C\_CR 寄存器的 AAK 位;
14. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1, 开始接收数据;
15. 等待 I2C\_STAT 寄存器数值变为 0x50 (已接收数据字节, ACK 已发出), 读取 I2C\_DATA 中收到的数据;
16. 重复 14-15 步骤, 直到接收完所有数据;
17. 向 I2C\_CR 寄存器的 STP 位写 1, 发送 STOP 标志, 传输完成。

## 10.5.4 从机接收功能

### 查询方式：

1. 等待 I2C\_STAT 寄存器数值变为 0x60（已接收自身 SLAVE 地址+W，ACK 已发出）；
2. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号，SDA 线接收数据；
3. 等待 I2C\_STAT 寄存器数值变为 0x80（在接收到自身从地址后，接收到数据字节，已返回 ACK）；
4. 读取 I2C\_DATA 里面的数据保存到变量；
5. 重复 2-4 步骤，直到接收完所有数据；
6. 等待 I2C\_STAT 寄存器数值变为 0xA0（从机模式下，接收到停止条件或重复起始条件）；
7. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号，SDA 线接收数据。

### 中断方式：

1. 等待 I2C\_STAT 寄存器数值变为 0x80（在接收到自身从地址后，接收到数据字节，已返回 ACK），产生中断；
2. 在中断服务函数中读取 I2C\_DATA 里面的数据保存到变量；
3. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号，SDA 线接收数据。

## 10.5.5 从机发送功能

1. 向 I2C\_CR 寄存器的 AAK 位写 1，使能应答；
2. 等待 I2C\_STAT 寄存器数值变为 0xA8（已接收自身 SLAVE 地址+R，ACK 已发出）；
3. 向 I2C\_DATA 寄存器写入发送的字节数据；
4. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号；
5. 等待 I2C\_STAT 寄存器数值变为 0xB8（从机模式下（AAK=1），已发送数据；已收到 ACK）；
6. 重复 5-6 步骤，直到发送完所有数据；
7. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号；
8. 等待 I2C\_STAT 寄存器数值变为 0xA0（从机模式下，接收到停止条件或重复起始条件）；
9. 向 I2C\_CLR 中的 CLR\_IFLG 位写 1，清除中断标志后，从机 SCL 线释放时钟信号。

# 11 SPI0/1

## 11.1 概述

串行外设接口（Serial Peripheral Interface, SPI）是外部设备通过单线交换数据的串行同步通讯手段。芯片提供了 2 个 SPI 接口模块，可配置为主设备或从设备，实现与外部的 SPI 通信。

## 11.2 主要特性

- 全双工或半双工单数据线串行同步收发
- 主从模式
- 可编程时钟极性和相位（支持模式 0、1、2、3）
- 可编程比特速率
- 从模式最大频率为  $F_{sys}/4$
- 传输结束中断标志
- 写冲突错标志
- 主模式错误检测、保护和中断标志
- 支持 DMA
- 8 个 byte fifo 深度

## 11.3 寄存器描述

SPI0 寄存器基地址：0x40000800

SPI1 寄存器基地址：0x40005800

表 11-1: SPI0/1 寄存器列表

偏置	名称	描述
0x00	SPI_CR	SPI 配置寄存器
0x04	SPI_CS0	SPI 主模式控制寄存器 0
0x08	SPI_CS1	SPI 主模式控制寄存器 1
0x14	SPI_OPCR	SPI 过程控制寄存器
0x18	SPI_IE	SPI 中断控制寄存器
0x1C	SPI_IF	SPI 中断标志寄存器
0x20	SPI_TXBUF	SPI 发送缓存寄存器
0x24	SPI_RXBUF	SPI 接收缓存寄存器
0x28	SPI_DMARXLEV	SPI DMA 接收设置寄存器
0x2C	SPI_DMATXLEV	SPI DMA 发送设置寄存器

### 11.3.1 SPI 配置寄存器 SPI\_CR (偏移: 00H)

比特	名称	属性	复位值	描述
31:14	RSV	-	-	保留
13	DMA_TX_EN	R/W	0	Dma Tx 使能 1: 使能 DMA TX 请求 0: 关闭 DMA TX 请求
12	DMA_RX_EN	R/W	0	Dma Rx 使能 1: 使能 DMA RX 请求 0: 关闭 DMA RX 请求
11	FLTEN	R/W	1	Slave 输入管脚滤波使能 (SSN/SCK/MOSI) 1: 使能 4ns 滤波 0: 不滤波
10	SSNM	R/W	0	Master 模式下 SSN 控制模式选择 1: 每发送完 8bit 后 Master 拉高 SSN, 维持高电平时间由 WAIT 寄存器控制 0: 每发送完 8bit 后 Master 保持 SSN 为低, 维持低电平时间由 WAIT 寄存器控制
9	TXO_AC	R/W	1	TXONLY 硬件自动清空的使能 1: TXONLY 硬件自动清零有效, 软件使能 TXO 后, 等待发送完毕后, 硬件清零 0: 关闭 TXONLY 硬件自动清零
8	TXO	R/W	0	TXONLY 控制位 1: 启动 Master 的单发送模式 0: 关闭单发送模式
7	MSPA	R/W	0	Master Sampling Position Adjustment, Master 对 MISO 信号的采样位置调整, 用于高速通信时补偿 PCB 走线延迟 1: 采样点延迟半个 SCK 周期 0: 不调整
6	SSPA	R/W	0	Slave Sending Position Adjustment, Slave MISO 发送位置调整 1: 提前半个 SCK 周期发送 0: 不调整
5	MM	R/W	1	Master/Slave 模式选择。 1: Master 模式 0: Slave 模式
4:3	WAIT	R/W	0	Master 模式下, 每发完 8Bit 后加入至少 (1+WAIT)个 SCK cycle 等待时间再传输下一个 8Bit 的数据
2	RSV	-	-	RFU: 未实现, 读为 0
1	SSNSEN	R/W	0	Master 模式下, 软件控制 SSN 使能 1: Master 模式下 SSN 输出由软件控制 0: Master 模式下 SSN 输出由硬件自动控制
0	SPI0EN	R/W	0	SPI 使能。采用关闭时钟的方式来关闭使能。 1: 使能 SPI0 0: 关闭 SPI0, 清空发送接收缓存

### 11.3.2 SPI 主模式控制寄存器 0 SPI\_CS0 (偏移: 04H)

比特	名称	属性	复位值	描述
31:7	RSV	-	-	保留
6	SSN0	R/W	0	SPI 主模式下, CS0 对应 Master 模式下, 如果 SSNSEN 为 1, 软件可以通过此位控制 SSN 输出电平 1: SSN 输出低电平 0: SSN 输出高电平
5:3	BAUD0	R/W	001	SPI 主模式下, CS0 对应 Master 模式波特率配置位 (通信速率最高设置为 12M): 000: $f_{PCLK}/2$ 001: $f_{PCLK}/4$ 010: $f_{PCLK}/8$ 011: $f_{PCLK}/16$ 100: $f_{PCLK}/32$ 101: $f_{PCLK}/64$ 110: $f_{PCLK}/128$ 111: $f_{PCLK}/256$ 当通信正在进行的时候, 不能修改这些位。
2	LSBF0	R/W	0	SPI 主模式下, CS0 对应帧格式 (Frame format) 0: 先发送 MSB 1: 先发送 LSB 注: 当通信在进行时不能改变该位的值。
1	CPOL0	R/W	0	SPI 主模式下, CS0 对应时钟极性选择。 1: 串行时钟停止在高电平 0: 串行时钟停止在低电平 注: 当通信在进行时不能改变该位的值。 注: 当 SSN 为低时不能改变该位的值
0	CPHA0	R/W	0	SPI 主模式下, CS0 对应时钟相位选择: 1: 第二个时钟边沿是第一个捕捉边沿 0: 第一个时钟边沿是第一个捕捉边沿 注: 当通信在进行时不能改变该位的值。

### 11.3.3 SPI 主模式控制寄存器 1 SPI\_CS1 (偏移: 08H)

比特	名称	属性	复位值	描述
31:7	RSV	-	-	保留
6	SSN1	R/W	0	SPI 主模式下, CS1 对应 Master 模式下, 如果 SSNSEN 为 1, 软件可以通过此位控制 SSN 输出电平 1: SSN 输出低电平 0: SSN 输出高电平

比特	名称	属性	复位值	描述
5:3	BAUD1	R/W	001	SPI 主模式下, CS1 对应 Master 模式波特率配置位 (通信速率最高设置为 12M): 000: $f_{PCLK}/2$ 001: $f_{PCLK}/4$ 010: $f_{PCLK}/8$ 011: $f_{PCLK}/16$ 100: $f_{PCLK}/32$ 101: $f_{PCLK}/64$ 110: $f_{PCLK}/128$ 111: $f_{PCLK}/256$ 当通信正在进行的时候, 不能修改这些位。
2	LSBF1	R/W	0	SPI 主模式下, CS1 对应帧格式 (Frame format) 0: 先发送 MSB 1: 先发送 LSB 注: 当通信在进行时不能改变该位的值。
1	CPOL1	R/W	0	SPI 主模式下, CS1 对应时钟极性选择。 1: 串行时钟停止在高电平 0: 串行时钟停止在低电平 注: 当通信在进行时不能改变该位的值。 注: 当 SSN 为低时不能改变该位的值
0	CPHA1	R/W	0	SPI 主模式下, CS1 对应时钟相位选择: 1: 第二个时钟边沿是第一个捕捉边沿 0: 第一个时钟边沿是第一个捕捉边沿 注: 当通信在进行时不能改变该位的值。

### 11.3.4 SPI 过程控制寄存器 SPI\_OPCR (偏移: 14H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留 读为 0
3	TXBFC	W1C	0	Transmit Buffer Clear, 软件写 1 清除发送缓存, 写 0 无效
2	RXBFC	W1C	0	Receive Buffer Clear, 软件写 1 清除接收缓存, 写 0 无效
1	MERRC	W1C	0	Master Error Clear, 软件写 1 清除 SPI_IF.MERR 位
0	SERRC	W1C	0	Slave Error Clear, 软件写 1 清除 SPI_IF.SERR 位

### 11.3.5 SPI 中断控制寄存器 SPI\_IE (偏移: 18H)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留 读为 0
8	RNFIE	R/W	0	Rx Fifo Full 中断使能: 1: 使能 0: 不使能
7	TNFIE	R/W	0	Tx Fifo Not Full 中断使能: 1: 使能 0: 不使能

比特	名称	属性	复位值	描述
6	MERRIE	R/W	0	Master Error 中断使能： 1: 使能 0: 不使能
5	SERRIE	R/W	0	Slave Error 中断使能： 1: 使能 0: 不使能
4	RXCOLIE	R/W	0	接收缓存溢出中断使能： 1: 使能 0: 不使能
3	TXCOLIE	R/W	0	发送缓存溢出中断使能： 1: 使能 0: 不使能
2	IDLEIE	R/W	0	SPI 空闲标志中断使能： 1: 使能 0: 不使能
1	TXBEIE	R/W	0	TX Buffer Empty 中断使能： 1: 使能 0: 不使能
0	RXBFIE	R/W	0	RX Buffer 中断使能： 1: 使能 0: 不使能

### 11.3.6 SPI 中断标志寄存器 SPI\_IF (偏移: 1CH)

比特	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8	RNF	R	0	Spi Rx Fifo Full 1: SPI0 Rx Fifo 满 0: SPI0 Rx Fifo 未滿
7	TNF	R	1	Spi Tx Fifo Not Full 1: SPI0 Tx Fifo 未滿 0: SPI0 Tx Fifo 滿
6	MERR	R	0	Master Error 标志 当 Master 下传输未滿 8 位 SSN 就被拉高时, MERR 置位
5	SERR	R	0	Slave Error 标志 当 Slave 下传输未滿 8 位 SSN 就被拉高时, SERR 置位
4	RXCOL	R/W	0	接收缓存溢出： 1: 接收缓存溢出 0: 接收缓存未溢出 注：软件写 1 清零
3	TXCOL	R/W	0	发送缓存溢出： 1: 发送缓存溢出 0: 发送缓存未溢出 注：软件写 1 清零
2	IDLE	R	1	SPI0 空闲标志，只读 1: SPI0 传输空闲 0: SPI0 传输进行中

比特	名称	属性	复位值	描述
1	TXBE	R	1	TX Buffer Empty 标志位 1: 发送缓存空, 软件写 TXBUF 清零 0: 发送缓存非空
0	RXBF	R	0	RX Buffer 非空标志位 1: 接收缓存非空 0: 接收缓存空

### 11.3.7 SPI 发送缓存寄存器 SPI\_TXBUF (偏移: 20H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留 读为 0
7:0	TXBUF	W	0	SPI0 发送缓存, 发送 FIFO 入口地址。此 IP 一共含有 8 个 Byte 的发送 FIFO, 写此地址, 将要发送的数据写入 FIFO 中。

### 11.3.8 SPI 接收缓存寄存器 SPI\_RXBUF (偏移: 24H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留 读为 0
7:0	RXBUF	R	0	SPI0 接收缓存, 接收 FIFO 入口地址。此 IP 一共含有 8 个 Byte 的接收 FIFO, 读此地址, 将接收的数据从 FIFO 中读取出来。

### 11.3.9 SPI DMA 接收设置寄存器 SPI\_DMARXLEV (偏移: 28H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留 读为 0
2:0	DMA_RX_LEV	R/W	0	SPI0 接收 FIFO DMA 请求设置。 当 RX FIFO 中的数据个数大于此寄存器设置值时, 产生 DMA RX 请求。

### 11.3.10 SPI DMA 发送设置寄存器 SPI\_DMATXLEV (偏移: 2CH)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留 读为 0
2:0	DMA_TX_LEV	R/W	0	SPI0 发送 FIFO DMA 请求设置。 当 TX FIFO 中的数据个数小于此寄存器设置值时, 产生 DMA TX 请求。

## 11.4 接口时序

为了兼容不同的 SPI 外设, SPI 串行时钟的时序可以通过时钟相位选择位 (SPI\_CSx.CPHAx) 和时钟极性选择位 (SPI\_CSx.CPOLx) 设置产生 4 种不同组合。为保证数据正确传输, 主从器件的时

序配置必需一致。

当处于从器件模式或 SPI 系统使能位 (SPI\_CR.SPIEN) 位为 0 时, SPI 的 SCK 引脚无串行时钟输出。

### 11.4.1 CPHA=0

CPHA=0 时, SPI 模块在串行时钟的第一个跳变沿采样数据, 即:

若 CPOL=1, 在串行时钟的下降沿采样数据;

若 CPOL=0, 在串行时钟的上升沿采样数据。如下图所示:




图 11-1: SPI0 数据/时钟时序图 (CPHA=0)

### 11.4.2 CPHA=1

CPHA=1 时, SPI 模块在串行时钟的第二个跳变沿采样数据, 即:

若 CPOL=1, 在串行时钟的上升沿采样数据;

若 CPOL=0, 在串行时钟的下降沿采样数据。如下图所示:




图 11-2: SPI 数据/时钟时序图 (CPHA=1)

### 11.4.3 从器件 SSN

若 SPI 为从器件，则 CPHA=0 时，SSN 引脚必须在每字节数据传输后拉高，以便可以拉低启动下一字节传输，并避免产生写冲突错误。如下图所示：




图 11-3: SPI SSN 时序图 (CPHA=0)

CPHA=1 时，从器件的 SSN 引脚可以在连续数据传输时一直为低，如下图所示：




图 11-4: SPI SSN 时序图 (CPHA=1)

## 11.5 使用流程

SPI0 两种引脚搭配方式:

信号描述功能位	SPI0 配置 1	SPI0 配置 2
CS	SPI0_CS0	SPI0_CS1
MISO	SPI0_MISO	SPI0_MI1
MOSI	SPI0_MOSI	SPI0_MOSI
CLK	SPI0_SCK	SPI0_SCK

注:引脚 SPI0\_CS1 和 SPI0\_MI1 搭配使用, SPI0\_CS0 与 SPI0\_MISO 搭配使用

SPI1 两种引脚搭配方式:

信号描述功能位	SPI1 配置 1	SPI1 配置 2
CS	SPI1_CS0	SPI1_CS1
MISO	SPI1_MISO	SPI1_MI1
MOSI	SPI1_MOSI	SPI1_MOSI
CLK	SPI1_SCK	SPI1_SCK

注:引脚 SPI1\_CSN1 和 SPI1\_MI1 搭配使用, SPI1\_CSN0 与 SPI1\_MISO 搭配使用

### 11.5.1 初始化程序

1. 配置开启 SPI 模块时钟与复位 PERI\_CLKEN /PERI\_RESET。
2. 配置相应的 GPIO 引脚复用为 SPI\_SCK、SPI\_MISO、SPI\_MOSI、SPI\_CLK, 用作输入功能的引脚需配置 PADIE<sub>x</sub> 寄存器使能引脚输入。
3. 配置 SPI\_CR.MM 位, 设置主从模式。
4. 配置 SPI\_CR.SSNM 位, 设置 SSN 控制模式。
5. 配置 SPI\_CR.SSNSSEN 位, 设置 SSN 输出由软件还是硬件控制。
6. 配置 SPI\_CSx.SSNx 位, 设置 SSN 输出高电平还是低电平。
7. 配置 SPI\_CSx.LSBFx 位, 设置先发送的是 MSB 还是 LSB。
8. 配置 SPI\_CSx.CPHAx 位, 设置第一个时钟边沿采样还是第二个时钟边沿采样。
9. 配置 SPI\_CSx.CPOLx 位, 设置串行时钟停止在高电平还是低电平。
10. 配置 SPI\_CSx.BAUDx[2:0]位, 以设置串行时钟波特率 (通信速率最高设置为 12M, 若为从器件模式则不用设置, 串行时钟速率由主器件决定)。需要中断时, 配置 SPI\_IE 使能相应的中断。
11. 配置 SPI\_CR.SPIEN, 使能 SPI。

### 11.5.2 发送流程

➤ 主器件发送流程:

配置 SPI\_CSx.SSNx 拉低 SSN 引脚启动传输，配置 SPI\_CR.TXO 位为高，将数据写入 SPI\_TXBUF 寄存器，等待 SPI\_IF.IDLE 置位发送完成，配置 SPI\_CR.TXO 位为低，传输完成后将 SSN 拉高。

➤ 从器件发送流程：

配置 SPI\_CR.TXO 位为高，将数据写入 SPI\_TXBUF 寄存器，等待 SPI\_IF.IDLE 置位发送完成，配置 SPI\_CR.TXO 位为低。

### 11.5.3 接收流程

➤ 主器件接收流程：

配置 SPI\_CSx.SSNx 拉低 SSN 引脚启动传输，将数据写入 SPI\_TXBUF 寄存器，等待 SPI\_IF.RXBF 置位，读取 SPI\_RXBUF 寄存器数据完成数据接收，传输完成后将 SSN 拉高。

➤ 从器件接收流程：

等待 SPI\_IF.RXBF 置位，读取 SPI\_RXBUF 寄存器数据完成数据接收。

### 11.5.4 SPI DMA 发送流程

1. 配置 SPI\_DMATXLEV.DMA\_TX\_LEV[2:0]，设置产生 DMA TX 请求的 FIFO 数据个数。
2. 使能 SPI\_CR.DMA\_TX\_EN 位，使能 DMA TX 请求。
3. 配置开启 DMA 模块时钟与复位 PERI\_CLKEN / PERI\_RESET。
4. 配置通道控制信息寄存器 DMA\_CH\_CTRL\_Cx，根据实际应用配置数据位宽，传输模式（8 位位宽、内存到外设模式）。
5. 配置 DMA\_CH\_CTRL\_Cx.SRC\_PER 和 DST\_PER，选择【目的外设】和【源外设】（目的外设为 SPI 发送，源外设为 MEM），此位在用到外设的模式下起效。
6. 配置 DMA\_CH\_CTRL\_Cx.SRC\_INC 和 DST\_INC，选择【目的地址】和【源地址】是否随数据传输递增（源地址递增、目的地址不变）。
7. 如需使用中断，则配置 DMA 中断屏蔽寄存器 DMA\_INT\_MASK，使能对应的通道中断。
8. 配置 DMA\_SRC\_ADDR\_Cx，配置通道源地址。
9. 配置 DMA\_DST\_ADDR\_Cx，配置通道目的地址。
10. 配置 DMA\_CH\_CTRL\_Cx.XFER\_SIZE，配置传输块数量。
11. 等待上述配置、以及相应的源地址和目的地址准备就绪，使能 DMA（DMAC\_EN）。
12. 配置 DMA\_CH\_CTRL\_Cx.CH\_EN，使能 DMA 通道传输。
13. 等待 DMA\_CH\_CTRL\_Cx.CH\_EN 为 0，传输完成。若使能了传输结束中断，则等待传输结束中断后再处理。

### 11.5.5 SPI DMA 接收流程

1. 配置 SPI\_DMARXLEV.DMA\_RX\_LEV，设置产生 DMA RX 请求的 FIFO 数据个数。
2. 使能 SPI\_CR.DMA\_RX\_EN 位，使能 DMA RX 请求。
3. 配置开启 DMA 模块时钟与复位 PERI\_CLKEN / PERI\_RESET。
4. 配置通道控制信息寄存器 DMA\_CH\_CTRL\_Cx，根据实际应用配置数据位宽，传输模式（8 位位宽、外设到内存模式）。
5. 配置 DMA\_CH\_CTRL\_Cx.SRC\_PER 和 DST\_PER，选择【目的外设】和【源外设】（目的外设为 MEM，源外设为 SPI 接收），此位在用到外设的模式下起效。
6. 配置 DMA\_CH\_CTRL\_Cx.SRC\_INC 和 DST\_INC，选择【目的地址】和【源地址】是否随数据传输递增（源地址不变、目的地址递增）。
7. 如需使用中断，则配置 DMA 中断屏蔽寄存器 DMA\_INT\_MASK，使能对应的通道中断。
8. 配置 DMA\_SRC\_ADDR\_Cx，配置通道源地址。
9. 配置 DMA\_DST\_ADDR\_Cx，配置通道目的地址。
10. 配置 DMA\_CH\_CTRL\_Cx.XFER\_SIZE，配置传输块数量。
11. 等待上述配置、以及相应的源地址和目的地址准备就绪，使能 DMA（DMAC\_EN）。
12. 配置 DMA\_CH\_CTRL\_Cx.CH\_EN，使能 DMA 通道传输。
13. 等待 DMA\_CH\_CTRL\_Cx.CH\_EN 为 0，传输完成。若使能了传输结束中断，则等待传输结束中断后再处理。

# 12 QSPI

## 12.1 概述

QSPI 是一种专用的通信接口，连接单、双或四线 SPI Flash 存储介质。该接口支持取址功能。

## 12.2 主要特性

- 允许 8、16 和 32 位数据访问
- 支持 CPOL/CPHA 控制
- 支持外扩 SPI FLASH 读写控制，支持取指令操作
- 支持指令和参数，完全可编程帧格式
- 写指令操作完成以及发生访问错误时可产生中断
- 支持普通 SPI 读写

## 12.3 寄存器描述

QSPI 寄存器基地址：0x01100400

表 12-1: QSPI 寄存器列表

偏置	名称	描述
0x00	QSPI_CTRL	QSPI 配置寄存器
0x04	QSPI_BAUD	QSPI 波特率配置寄存器
0x08	QSPI_MEMO_ACC	QSPI 存储器访问配置寄存器
0x0C	QSPI_CMD	QSPI 命令寄存器
0x10	QSPI_PARA_R	QSPI 读参数寄存器
0x14	QSPI_PARA_W	QSPI 写参数寄存器
0x18	QSPI_PGT_SET	QSPI 擦写时间设置寄存器
0x1C	QSPI_INTEN	QSPI 中断使能控制寄存器
0x20	QSPI_INTUS	QSPI 中断状态寄存器
0x24	QSPI_STATUS	QSPI 状态寄存器
0x28	QSPI_RXBUF	QSPI 接收缓存寄存器

### 12.3.1 QSPI 配置寄存器 QSPI\_CTRL (偏移: 00H)

比特	名称	属性	复位值	描述
31:12	RSV	-	-	保留

比特	名称	属性	复位值	描述
11	CPU_HOLD	R/W	0	此寄存器设置在 QSPI 写数据过程中, 是否停掉 CPU。 1: QSPI_PGT_SET 寄存器设置的时间内, CPU 停止运行 0: QSPI_PGT_SET 寄存器设置的时间内, CPU 正常运行
10:5	HALF_US	R/W	001111	根据系统时钟频率, 设置时间标尺; 此寄存器的值为: (AHB 时钟/2) -1。例如系统时钟频率为 32M, 那么此寄存器应该设置为 15。
4:3	X_MODE	R/W	10	QSPI 配置: 00: 单数据线 QSPI 协议传输; (标准 SPI 协议) 01: 2 数据线 QSPI 协议传输 10: 4 数据线 QSPI 协议传输 11: 保留
2	LSB	R/W	0	MSB/LSB 在前选择: 1: QSPI 总线传输中 LSB 在前 0: QSPI 总线传输中 MSB 在前
1	CPOL	R/W	0	CSN 对应时钟极性选择。 1: 串行时钟停止在高电平 0: 串行时钟停止在低电平
0	CPHA	R/W	0	CSN 对应时钟相位选择: 1: 第二个时钟边沿是第一个捕捉边沿 0: 第一个时钟边沿是第一个捕捉边沿

### 12.3.2 QSPI 波特率配置寄存器 QSPI\_BAUD (偏移: 04H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:8	BAUD1	R/W	0	QSPI 串行时钟二级分频因子
7:0	BAUD0	R/W	10	QSPI 串行时钟一级分频因子。 该分频因子必须是 2 到 254 之间的偶数 (包括 2 和 254)。第 0 位返回值总是为 0 $F = \text{AHB 时钟} / \{\text{BAUD1}, \text{BAUD0}\}$

### 12.3.3 QSPI 存储器访问配置寄存器 QSPI\_MEMO\_ACC (偏移: 08H)

比特	名称	属性	复位值	描述
31:21	RSV	-	-	保留
20	WRITE_NORMAL	R/W	0	普通 QSPI, 写模式使能 1: 使能普通 QSPI 写模式, 不发送地址和数据字段 0: 关闭普通 QSPI 写模式
19	READ_NORMAL	R/W	0	普通 QSPI, 读模式使能 1: 使能普通 QSPI 读模式, 不发送地址和数据字段 0: 关闭普通 QSPI 读模式

比特	名称	属性	复位值	描述
18	ADDR_LINE_SIZE_R	R/W	0	读操作 1: Address 发送位宽等于 X_MODE 的设置值 0: Address 使用单线模式发送
17:16	Para_No2_R	R/W	01	读操作 00: 不使用参数 2 01: 参数 2 长度为 1 个 byte 10: 参数 2 长度为 2 个 byte 11: 保留
15	Para_No1_R	R/W	1	读操作 1: 使用参数 1, 参数 1 为一个 byte 0: 不使用参数 1
14	Para_Ord2_R	R/W	0	读操作决定在发送地址前后加入参数 2 1:在地址后发送 0:在地址前发送
13	Para_Ord1_R	R/W	1	读操作决定在发送地址前后加入参数 1 1:在地址后发送。 0:在地址前发送。
12	WRITE_NO_DATA	R/W	1	1: 写操作没有数据字段 0: 写操作含有数据字段
11	READ_NO_ADDR	R/W	0	1: 读操作不发送 ADDRESS 字段 0: 读操作发送 Address 字段
10	WRITE_NO_ADDR	R/W	1	1: 写操作不发送 ADDR 字段 0: 写操作发送 ADDR 字段
9	ADDR_LINE_SIZE_W	R/W	1	擦写操作: 1: Address 发送位宽等于 X mode 的设置值 0: Address 使用单线模式发送
8:7	ADDR_WIDTH	R/W	10	地址位数配置: 00: 地址位宽为 1 个字节 01: 地址位宽为 2 个字节 10: 地址位宽为 3 个字节 11: 保留
6:5	Para_No2_W	R/W	00	擦写操作: 00: 不使用参数 2 01: 参数 2 长度为 1 个 byte 10: 参数 2 长度为 2 个 byte 11: 保留
4	Para_No1_W	R/W	0	擦写操作: 1: 使用参数 1, 参数 1 为一个 byte 0: 不使用参数 1
3	CON_RD_EN	R/W	0	连读使能位。 1: 使能连读 0: 不使能连读
2	Para_Ord2_W	R/W	1	擦写操作决定在发送地址前后加入参数 2 1: 在地址后发送 0: 在地址前发送
1	Para_Ord1_W	R/W	1	擦写操作决定在发送地址前后加入参数 1 1: 在地址后发送 0: 在地址前发送

比特	名称	属性	复位值	描述
0	QSPI_EN	R/W	1	QSPI 访问使能位： 1：使能 QSPI 0：禁止 QSPI

#### 12.3.4 QSPI 命令寄存器 QSPI\_CMD (偏移：0CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:8	WR_CMD	R/W	0	存放写 QSPI 存储器写的指令
7:0	RD_CMD	R/W	0	存放读 QSPI 存储器的读指令

#### 12.3.5 QSPI 读参数寄存器 QSPI\_PARA\_R (偏移：10H)

比特	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:8	QSPI_PARA_R2	R/W	0	QSPI 参数 2 寄存器，内部存储参数 2 的值；
7:0	QSPI_PARA_R1	R/W	1	QSPI 参数 1 寄存器，内部存储参数 1 的值；

#### 12.3.6 QSPI 写参数寄存器 QSPI\_PARA\_W (偏移：14H)

比特	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:8	QSPI_PARA_W2	R/W	0	QSPI 写参数 2 寄存器，内部存储参数 2 的值；
7:0	QSPI_PARA_W1	R/W	1	QSPI 写参数 1 寄存器，内部存储参数 1 的值；

#### 12.3.7 QSPI 擦写时间设置寄存器 QSPI\_PGT\_SET (偏移：18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	QSPI_PGT_SET	R/W	0	设置 QSPI 发出写操作命令后，等待时间；每个时间单位为 0.5us。

#### 12.3.8 QSPI 中断使能控制寄存器 QSPI\_INTEN (偏移：1CH)

比特	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	OP_ERREN	R/W	0	错误操作中断使能位 1：错误操作中断使能 0：错误操作中断禁止
0	INTEN	R/W	0	完成中断使能寄存器 1：中断使能 0：中断禁止

### 12.3.9 QSPI 中断状态寄存器 QSPI\_INTUS (偏移: 20H)

比特	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	OP_ERR_STATUS	R/W	0	错误操作中中断状态寄存器。在擦写时间未结束时对另一内存空间进行擦写，触发错误中断 1: 错误中断产生 0: 错误中断未产生 写 1 清 0
0	INT_STATUS	R/W	0	擦写指令完成中断状态寄存器，QSPI_PGT_SET 设置时间到达后，此位为 1 1: 中断产生 0: 中断未产生 写 1 清 0

### 12.3.10 QSPI 状态寄存器 QSPI\_STATUS (偏移: 24H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	QSPI_READY	R	1	状态寄存器。 1: QSPI 模块空闲 0: QSPI 模块忙，正在进行 FLASH 操作

### 12.3.11 QSPI 接收缓存寄存器 QSPI\_RXBUF (偏移: 28H)

比特	名称	属性	复位值	描述
31:0	RXBUF	R	0	QSPI 接收缓存，支持 8 位/16 位/32 位 QSPI 数据帧

## 12.4 使用流程

### 12.4.1 QSPI 读 FLASH

1. 开启 QSPI 模块时钟，释放复位。
2. 配置管脚复用，打开管脚的输入使能。
3. REG\_QSPI\_BAUD 寄存器设置传输速率，根据系统时钟设置 REG\_QSPI\_CTRL 寄存器的 BIT5-10 的时间标尺值。
4. 根据 QSPI 通信模式设置 REG\_QSPI\_CTRL 寄存器的 BIT0-1 的时钟极性和时钟相位。
5. 根据发送指令所需要的模式设置 REG\_QSPI\_CTRL 寄存器的 BIT3-4 选择单/双/四线通信模式。
6. 设置 REG\_QSPI\_MEMO\_ACC 寄存器的 BIT0，使能 QSPI。
7. 根据发送指令所需要的格式设置 REG\_QSPI\_MEMO\_ACC 寄存器，选择是否发送地址/数据，是否发送参数。

8. 若需要发送参数，则设置 REG\_QSPI\_PARA\_R 寄存器。
9. 写 REG\_QSPI\_CMD 寄存器，写入要发送的指令号。
10. 读取 FLASH 地址中的数据。

## 12.4.2 QSPI 写 FLASH

1. 开启 QSPI 模块时钟，释放复位。
2. 配置管脚复用，打开管脚的输入使能。
3. REG\_QSPI\_BAUD 寄存器设置传输速率，根据系统时钟设置 REG\_QSPI\_CTRL 寄存器的 BIT5-10 的时间标尺值。
4. 根据 QSPI 通信模式设置 REG\_QSPI\_CTRL 寄存器的 BIT0-1 的时钟极性和时钟相位。
5. 根据发送指令所需要的模式设置 REG\_QSPI\_CTRL 寄存器的 BIT3-4 选择单/双/四线通信模式。
6. 设置 REG\_QSPI\_MEMO\_ACC 寄存器的 BIT0，使能 QSPI。
7. 根据发送指令所需要的格式设置 REG\_QSPI\_MEMO\_ACC 寄存器，选择是否发送地址/数据，是否发送参数。
8. 若需要发送参数，则设置 REG\_QSPI\_PARA\_W 寄存器。
9. 写 REG\_QSPI\_CMD 寄存器，写入要发送的指令号。
10. 设置 REG\_QSPI\_PGT\_SET 寄存器，写入擦写所需要等待的时间。
11. 向 FLASH 地址中写入数据。
12. 等待写入完成（可通过向 FLASH 发送询问是否 busy 的指令来获取 FLASH 状态，也可通过设置 REG\_QSPI\_PGT\_SET 寄存器，硬件在发送完指令后等待所设置的事件后，触发完成中断）。

## 12.4.3 普通 QSPI 读写

1. 设置 REG\_QSPI\_MEMO\_ACC 寄存器的 BIT18-19，使能普通 QSPI 读写模式。
2. QSPI 默认为主机模式，通过向 QSPI FLASH 地址中写入数据，写入要发送的 QSPI 数据（可写入 QSPI FLASH 地址范围内地址(0x0001\_0000-0x0101\_0000)，此地址将不会发出，硬件只会发出数据，写入的地址需要满足地址对其规则，推荐地址字对齐）。
3. 读取 REG\_QSPI\_RXBUF 寄存器接收 QSPI 数据。

# 13 CAN

## 13.1 概述

CAN(Controller Area Network) 控制器可以用于汽车电子和工业控制领域,支持 CAN2.0A/B 协议。

## 13.2 主要特性

- 具有实时性强、传输距离较远、抗电磁干扰能力强、成本低等优点。
- 采用双线串行通信方式,检错能力强,可在高噪声干扰环境中工作。
- 具有优先权和仲裁功能,多个控制模块通过 CAN 控制器挂到 CAN-bus 上,形成多主机局部网络。
- 可根据报文的 ID 决定接收或屏蔽该报文。
- 可靠的错误处理和检错机制。
- 发送的信息遭到破坏后,可自动重发。
- 节点在错误严重的情况下具有自动退出总线的功能。
- 报文不包含源地址或目标地址,仅用标志符来指示功能信息、优先级信息。

## 13.3 寄存器描述

CAN 寄存器基地址: 0x40005C00

表 13-1: CAN 寄存器列表

偏置	名称	描述
0x00	CAN_MR	模式寄存器
0x04	CAN_CMR	指令寄存器
0x08	CAN_SR	状态寄存器
0x0C	CAN_ISR	中断状态寄存器
0x10	CAN_IMR	中断使能寄存器
0x14	CAN_RMC	接收数据计数寄存器
0x18	CAN_BTR0	总线时序寄存器 0
0x1C	CAN_BTR1	总线时序寄存器 1
0x20	CAN_TXBUF	发送缓存寄存器
0x24	CAN_RXBUF	接收缓存寄存器
0x28	CAN_ACR	接收过滤匹配寄存器
0x2C	CAN_AMR	接收过滤屏蔽寄存器
0x30	CAN_ECC	错误码捕捉寄存器
0x34	CAN_RXERR	接收错误计数寄存器
0x38	CAN_TXERR	发送错误计数寄存器
0x3C	CAN_ALC	仲裁丢失捕获寄存器

偏置	名称	描述
0x40	CAN_RXADDR	接收缓存基地址设置寄存器

### 13.3.1 模式寄存器 CAN\_MR (偏移: 00H)

比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7	RXF_CLR	W	0	RX_FIFO 指针清除位: 1: 复位 RX_FIFO 的读写指针, 复位后此位自动恢复为 0 0: 无变化
6:3	RSV	R	0	保留
2	RM	R/W	1	复位模式设置位: 1: CAN 工作在复位模式 0: CAN 工作在其他模式 在复位模式中不进行数据的发送和接收, 此模式用于进行一些硬件的配置 (某些寄存器只能在复位模式下进行写操作), 在复位模式以后, 可进入监听模式或者正常模式。
1	LOM	R/W	0	监听模式设置位: 1: 若 RM=0, CAN 进入监听模式* 0: 若 RM=0, CAN 进入正常模式 此位只能在复位模式设置
0	AFM	R/W	0	硬件匹配数据选择位: 1: 使用单过滤器 0: 使用双过滤器 此位只能在复位模式设置

\*: 在监听模式下, 即使成功接收到消息, CAN 控制器也不会对 CAN 总线进行应答 (不会发送 ACK 响应)。错误计数器将停止在当前值。监听模式主要用于比特率检测, 不会干扰网络流量, 监听模式还可用于 CAN 总线分析仪。

### 13.3.2 指令寄存器 CAN\_CMR (偏移: 04H)

比特	名称	属性	复位值	描述
31:3	RSV	R	0	保留
2	TR	W	0	发送请求设置位: 1: 启动发送, 进行帧传输 0: 禁止发送
1	AT	W	0	中止传输允许位: 1: 允许中止传输 0: 禁止中止传输 同时设置 TR 和 AT 可启动单发传输, 在总线错误或者仲裁丢失的情况下, 不会执行帧的重新传输。中止只对即将要传输的帧作用, 已经发出的帧无法中止。如果在上一个命令中将 TR 设为 1 来启动传输, 则无法通过将 TR 位设为 0 来取消, 此时可通过设置 AT 为 1 来取消传输。
0	RSV	R	0	保留

### 13.3.3 状态寄存器 CAN\_SR (偏移: 08H)

比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7	RBS	R	0	接收 FIFO 状态: 1: FIFO 中至少有一条消息 0: FIFO 中没有消息
6	DSO	R	0	数据溢出状态: 1: RX FIFO 溢出, RX 溢出中断触发 (如使能) 0: 自上次清除数据溢出以来未发生溢出
5	TBS	R	1	发送 BUFFER 状态: 1: 发送 BUFFER 可被 CPU 写入 0: 发送 BUFFER 已锁定。正在发送消息或正在等待发送。如果 CPU 在锁定状态下 (TBS = 0) 尝试写入发送缓冲区, 则不接受已写入的数据
4	RSV	R	0	保留
3	RS	R	0	接收状态位: 1: CAN 正在接收 0: CAN 未处于接收状态
2	TS	R	0	发送状态位: 1: CAN 正在传输 0: CAN 未处于传输状态
1	ES	R	0	错误状态位: 1: 至少一个 CAN 错误计数器达到错误警告限制 0: 正常状态
0	BS	R	0	总线状态位 1: 离线状态。CAN 控制器处于复位模式, 错误警告中断触发 (如使能)。发送错误计数器设为 127, 接收错误计数器设为 0。CAN 将一直处于复位模式, 直到 CPU 将 RM 位清掉。完成此操作后, CAN 将等待 128 次总线空闲信号的出现 (11 个连续的隐性位), 发送错误计数器向下计数。然后 BS 位清 0, 错误计数器复位, 错误警告中断触发 (如使能) 0: 正常状态。可进行帧传输和接收

### 13.3.4 中断状态/应答寄存器 CAN\_ISR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:7	RSV	R	0	保留
6	ALI	R/W	0	仲裁丢失中断状态位: 当 CAN 在消息传输过程中丢失仲裁并成为接收端时, 此位置位, 可以读取 ALC 寄存器以检查丢失了仲裁段中的哪一位, 写 1 清除此中断
5	EWI	R/W	0	错误警告中断状态位: 当 SR 寄存器的 ES 或 BS 位改变时, 错误警告中断置位。因此, 它可用于检测 CAN 是否进入或退出总线关闭状态。写 1 清除中断

比特	名称	属性	复位值	描述
4	EPI	R/W	0	错误被动中断状态位： 当 CAN 总线控制器达到或退出错误被动级别（即在状态更改为主动到被动或被动到主动）时，此位置位。写 1 清除中断
3	RI	R/W	0	接收中断状态位： 当接收 FIFO 中至少有一条 CAN 帧数据时，CAN 将此位置 1。读取消息后，CPU 必须将 RI 位写 1（消息读取确认），以减少 RX 消息计数器（RMC）计数，RMC 不会自动递减
2	TI	R/W	0	发送中断状态位： 成功发送后，发送中断位被置位。在写入新的数据帧之前可通过清除 TI 位（写 1 清除）将写指针复位到 TX RAM
1	BEI	R/W	0	总线错误中断状态位： 当 CAN 在发送或接收消息时遇到总线错误时，将 BEI 置位。写 1 清除中断
0	DOI	R/W	0	接收数据溢出中断状态位： 发生接收 FIFO 溢出时，DOI 置位。写 1 清除中断

### 13.3.5 中断使能寄存器 CAN\_IMR (偏移：10H)

比特	名称	属性	复位值	描述
7	RSV	R	0	保留
6	ALIM	R/W	0	仲裁丢失中断使能位。使能 CAN 发送器在发送期间丢失仲裁并成为 CAN 接收器时触发中断： 1：使能 ALI 中断 0：禁止 ALI 中断
5	EWIM	R/W	0	错误警告中断使能位。使能当 CAN_SR 寄存器的 BS 或 ES 位状态改变时触发中断： 1：使能 EWI 中断 0：禁止 EWI 中断
4	EPIM	R/W	0	错误被动中断使能位。使能当 CAN 控制器进入或离开被动错误模式时触发中断： 1：使能 EPI 中断 0：禁止 EPI 中断
3	RIM	R/W	0	接收中断使能位： 1：使能 RI 中断 0：禁止 RI 中断
2	TIM	R/W	0	发送中断使能位： 1：使能 TI 中断 0：禁止 TI 中断
1	BEIM	R/W	0	总线错误中断使能位。使能当 CAN 在发送或接收过程中发生总线错误时触发中断： 1：使能 BEI 中断 0：禁止 BEI 中断
0	DOIM	R/W	0	接收数据溢出中断使能位： 1：使能 DOI 中断 0：禁止 DOI 中断

### 13.3.6 接收数据计数寄存器 CAN\_RMC (偏移: 14H)

比特	名称	属性	复位值	描述
7:5	RSV	R	0	保留
4:0	RMC	R	0	接收 FIFO 中 CAN 帧个数。 接收 FIFO 最多可以存储 16 条消息。以下等式允许计算要存储的最大消息数-RX FIFO: $n = \frac{64}{3 + data\_length\_code}$ 注: 此处 data_length_code 至少为 1, 若 CAN 数据段长度为 0, data_length_code=1。

### 13.3.7 总线时序寄存器 CAN\_BTR0 (偏移: 18H)

此寄存器只能在复位模式写入, 可在任何模式读取。


比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7:6	SJW	R/W	0	同步跳跃宽度: $t_{SJW} = t_{SCLK} \times (2 \times SJW.1 + SJW.0 + 1)$ 为了补偿不同 CAN 总线控制器的时钟振荡器之间的相移, 必须相应地缩短或延长位周期。SJW 定义了一个重新同步可以改变一个位周期的最大时钟周期数。再同步过程中, 硬件会通过向 PBS1 段内增加 1+SJW 个 tSCLK, 或者在 PBS2 段内减少 1~(1+SJW) 个 tSCLK 来与接收信号达到同步
5:0	BRP	R/W	0	波特率预分频值: $t_{SCLK} = 2 \times t_{CLK} \times (32 \times BRP.5 + 16 \times BRP.4 + 8 \times BRP.3 + 4 \times BRP.2 + 2 \times BRP.1 + BRP.0 + 1)$ 其中, $t_{CLK} = 1/f_{PCLK}$

### 13.3.8 总线时序寄存器 CAN\_BTR1 (偏移: 1Ch)

此寄存器只能在复位模式写入, 可在任何模式读取。

比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7	SAM	R/W	0	总线电平采样数选择位: 1: 采样三次总线电平 (适用于中/低速总线) 0: 采样一次总线电平 (适用于高速总线)
6: 4	TSEG2	R/W	0	Time Segment 2 的时钟周期数 $t_{TSEG2} = t_{SCLK} \times (4 \times TSEG2.2 + 2 \times TSEG2.1 + TSEG2.0 + 1)$
3: 0	TSEG1	R/W	0	Time Segment 1 的时钟周期数 $t_{TSEG1} = t_{SCLK} \times (8 \times TSEG1.3 + 4 \times TSEG1.2 + 2 \times TSEG1.1 + TSEG1.0 + 1)$

CAN 的位周期结构如下图。其中同步段 (SYNC SEG) 为 1 x tSCLK, 相位缓冲段 1 和 2 长度由 TSEG1 和 TSEG2 决定。




### 13.3.9 发送缓存寄存器 CAN\_TXBUF (偏移: 20H)

比特	名称	属性	复位值	描述
31: 0	TXBUF	W	0	发送缓存寄存器用于写入要通过 CAN 网络发送的 CAN 帧。 写入该寄存器执行内部写指针的自动递增, 通过在 ISR 寄存器中写入 TI 位, 可以将写指针复位到发送内存的地址 0h 处


### 13.3.10 接收缓存寄存器 CAN\_RXBUF (偏移: 24H)

比特	名称	属性	复位值	描述
31: 0	RXBUF	R	0	接收缓存寄存器用于读取从 CAN 网络接收的 CAN 帧。 读取该寄存器将自动递增内部 FIFO 的读取地址指针 (读取后递增)

在收到一帧 CAN 数据后, RXBUF 寄存器读到的数据格式如下 (databuf 段长度由 DLC 段决定, 数量为 0-8Bytes):



CAN RX\_FIFO for 11bits ID



CAN RX\_FIFO for 29bits ID

在接收完一帧 CAN 数据后，RMC 寄存器计数加 1，此时 CAN 控制器会往 RX FIFO 中逐个写入数据，当写入一个 32 位数据后，RBS 置位。在写入完一帧数据后，RI 标志位置位。

### 13.3.11 接收过滤匹配寄存器 CAN\_ACR (偏移：28H)

只有当接收到的消息的标识符位等于接收过滤器中的预定义位时，CAN 控制器中的接收过滤器才有可能将接收到的消息传递给 RX FIFO。接收过滤器由接收过滤匹配寄存器（ACR3：ACR0）和接收过滤屏蔽寄存器（AMR3：AMR0）组成。模式寄存器的 AFM 位可设置单/双过滤器。在单过滤器配置中，过滤器为 4 字节长。若接收的数据为标准帧模式，可接收到包括仲裁位，RTR 位和数据位的前 2 个字节（数据字节不是必须接收的部分）。所有单个位的比较都必须发出信号，表示成功接收到数据；若接收的数据为拓展帧格式，可接收到仲裁位和 RTR 位数据。对于格式中没定义的位，过滤器将不进行对比。

双过滤器配置会定义两个长度更短的过滤器。接收到的数据将会跟两个过滤器对比，决定是否应该将数据存入 RX FIFO 中。如果至少一个接收过滤器对比成功，接收到的数据将被存储在 FIFO 中。如果接收到标准格式的帧，第一个过滤器将会对比标准格式的仲裁，RTR 位和第一个数据字节。第二个过滤器只对比标准格式的仲裁和 RTR 位。如果过滤器 1 中不对数据字节过滤，需要把 AMR1 和 AMR3 的低四位设成逻辑 1（不对比此位）。

比特	名称	属性	复位值	描述
31: 0	ACR3-0	R/W	0	接收过滤匹配寄存器包含要接收的消息的仲裁位，而相应的接收过滤屏蔽寄存器定义了将比较哪些位位置和无关位

### 13.3.12 接收过滤屏蔽寄存器 CAN\_AMR (偏移: 2CH)

只有当接收到的消息的标识符位等于接收过滤器中的预定义位时, CAN 控制器中的接收过滤器才有可能将接收到的消息传递给 RX FIFO。接收过滤器由接收过滤匹配寄存器 (ACR3: ACR0) 和接收过滤屏蔽寄存器 (AMR3: AMR0) 定义。

比特	名称	属性	复位值	描述
31: 0	AMR3-0	R/W	0	接收过滤屏蔽寄存器定义了将比较哪些位位置和无关位。将相应的位设为 1 表示不对比 ACR 寄存器中相应的位

不同过滤器设置以及不同仲裁长度 (标准帧 11 位/拓展帧 29 位) 对应的位格式如下图:

- 当设置为单过滤器时:





Figure 30. Single filter for standard frame message

#### Extended Frame Format, Single Filter



- 当设置为双过滤器时:

标准模式下, 当接收到数据后, 将会与第一个过滤器的 ID 包括 RTR 位, 以及第一个收到的数据字节进行对比, 或者与第二个过滤器的 ID 位包括 RTR 位进行对比。



比特	名称	属性	复位值	描述
31:8	RSV	R	-	保留
7	RXWRN	R	0	当 RXERR 计数器大于或等于 96 时置 1
6	TXWRN	R	0	当 TXERR 计数器大于或等于 96 时置 1
5	EDIR	R	0	表示错误发生时数据传输方向 0: 发送 1: 接收
4	ACKER	R	0	发生 ACK 错误时置位
3	FRMER	R	0	发生帧格式错误时置位
2	CRCER	R	0	发生 CRC 错误时置位
1	STFER	R	0	发生填充错误时置位
0	BER	R	0	发生位错误时置位

### 13.3.14 接收错误计数寄存器 CAN\_RXERR (偏移: 34H)

比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7:0	RXERR	R	0	接收错误计数器的当前值。如果发生总线关闭事件, 则 RX 错误计数器将初始化为 0

### 13.3.15 发送错误计数寄存器 CAN\_TXERR (偏移: 38H)

比特	名称	属性	复位值	描述
31:8	RSV	R	0	保留
7:0	TXERR	R	0	发送错误计数器的当前值的低 8 位。如果发生总线关闭事件, 则将传输错误计数器初始化为 127, 以计算最小协议定义的时间 (出现 128 次总线空闲信号)。在这段时间内读取 TXERR 可获得有关总线关闭恢复状态的信息

### 13.3.16 仲裁丢失捕获寄存器 CAN\_ALC (偏移: 3CH)

CAN 控制器能够确定仲裁丢失的确切帧内位置。紧随其后, 将产生“仲裁丢失中断”。此外, 在仲裁丢失捕获寄存器中捕获位数。一旦主机控制器读取了该寄存器的内容, 就会为下一个仲裁丢失情况激活捕获功能。此功能允许 CAN 监视每个 CAN 总线访问。对于诊断或在系统配置期间, 可以确定仲裁不成功的每种情况。

比特	名称	属性	复位值	描述
31:5	RSV	R	0	保留
4:0	ALC	R	0	仲裁丢失位置




Figure 46. Arbitration lost bit number interpretation

Bits					Decimal Value	Description
ALC4	ALC3	ALC2	ALC1	ALC0		
0	0	0	0	0	00	Arbitration lost in ID28 / 10
0	0	0	0	1	01	Arbitration lost in ID27 / 9
0	0	0	1	0	02	Arbitration lost in ID26 / 8
0	0	0	1	1	03	Arbitration lost in ID25 / 7
0	0	1	0	0	04	Arbitration lost in ID24 / 6
0	0	1	0	1	05	Arbitration lost in ID23 / 5
0	0	1	1	0	06	Arbitration lost in ID22 / 4
0	0	1	1	1	07	Arbitration lost in ID21 / 3
0	1	0	0	0	08	Arbitration lost in ID20 / 2
0	1	0	0	1	09	Arbitration lost in ID19 / 1
0	1	0	1	0	10	Arbitration lost in ID18 / 0
0	1	0	1	1	11	Arbitration lost in SRTR / RTR
0	1	1	0	0	12	Arbitration lost in IDE bit
0	1	1	0	1	13	Arbitration lost in ID17*
0	1	1	1	0	14	Arbitration lost in ID16*
0	1	1	1	1	15	Arbitration lost in ID15*
1	0	0	0	0	16	Arbitration lost in ID14*
1	0	0	0	1	17	Arbitration lost in ID13*
1	0	0	1	0	18	Arbitration lost in ID12*
1	0	0	1	1	19	Arbitration lost in ID11*
1	0	1	0	0	20	Arbitration lost in ID10*
1	0	1	0	1	21	Arbitration lost in ID9*
1	0	1	1	0	22	Arbitration lost in ID8*
1	0	1	1	1	23	Arbitration lost in ID7*
1	1	0	0	0	24	Arbitration lost in ID6*
1	1	0	0	1	25	Arbitration lost in ID5*
1	1	0	1	0	26	Arbitration lost in ID4*
1	1	0	1	1	27	Arbitration lost in ID3*
1	1	1	0	0	28	Arbitration lost in ID2*
1	1	1	0	1	29	Arbitration lost in ID1*
1	1	1	1	0	30	Arbitration lost in ID0*
1	1	1	1	1	31	Arbitration lost in RTR

Table 10. ALC Register contents description

### 13.3.17 接收缓存基地址设置寄存器 CAN\_RXADDR (偏移: 40H)

比特	名称	属性	复位值	描述
31:11	RSV	R	0	保留
10:2	RX_ADDR_BASE	R/W	0	设置 rx fifo 使用 sram 中的地址的偏移地址 (rx fifo 是基地址为 0x20003000 (+偏移地址) 后的 64bytes 空间, 读取 fifo 数据时可从 0x20003000 (+偏移地址) 开始读取, 软件在编译时需注意 SRAM 空间在此地址处的内存划分, 避免与其他数据存放有冲突。偏移地址为 {RX_ADDR_BASE[8:0], 2'b0})
1:0	RSV	R	0	保留

## 13.4 使用流程

### 13.4.1 发送 CAN 数据帧

1. 配置开启 CAN 模块时钟与释放复位 PERI\_CLKEN / PERI\_RESET;
2. 配置 CAN\_TX、CAN\_RX 功能管脚复用, CAN\_RX 对应管脚需配置 PAD\_IEx 寄存器输入使能;
3. 配置总线时序寄存器 CAN\_BTR0/CAN\_BTR1;
4. 配置中断状态寄存器 CAN\_ISR 清除错误标志位/中断标志位;
5. 配置 CAN\_TXADDR 寄存器设置接收缓存基地址;
6. 配置中断使能寄存器 CAN\_IMR, 使能 TI 中断 (可选);
7. 配置模式寄存器 CAN\_MR.LOM 位, 进入正常模式;
8. 配置发送缓存寄存器 CAN\_TXBUF, 根据定义的格式写入 CAN 数据帧内容, 按发送的先后顺序写入, 每次写入 32 位数据;
9. 配置指令寄存器 CAN\_CMR.TR 位, 启动发送;
10. 等待状态寄存器 CAN\_SR.TBS 位置 1 后 (若使能 TI 中断, 此处可选择等待 TI 中断触发), 数据发送完毕。

### 13.4.2 接收 CAN 数据帧

1. 配置开启 CAN 模块时钟与释放复位 PERI\_CLKEN / PERI\_RESET;
2. 配置 CAN\_TX、CAN\_RX 功能管脚复用, CAN\_RX 对应管脚需配置 PAD\_IEx 寄存器输入使能;
3. 配置总线时序寄存器 CAN\_BTR0/CAN\_BTR1;
4. 配置中断状态寄存器 CAN\_ISR 清除错误标志位/中断标志位;
5. 配置 CAN\_TXADDR 寄存器设置接收缓存基地址;
6. 配置中断使能寄存器 CAN\_IMR, 使能 RI 中断 (可选);
7. 设置接收过滤器配置, 若使用单过滤器, CAN\_MR 寄存器 AFM 位置 1。CAN\_ACR 寄存器配置用户需要过滤筛选的内容, CAN\_AMR 寄存器选择需要与 CAN\_ACR 寄存器进行对比的位。若不需要进行对, CAN\_AMR 寄存器所有位置 1;
8. 配置模式寄存器 CAN\_MR.LOM 位, 进入正常模式;
9. 等待状态寄存器 CAN\_SR.RBS 位置 1 后 (若使能 RI 中断, 此处可选择等待 RI 中断触发), 读取接收缓存寄存器 CAN\_RXBUF 数据, 多次读取直到取出所有数据。

### 13.4.3 CAN 速率计算

CAN 的波特率可以用以下四个变量可以算出:

- A. 最小时间段 Tsc1;
- B. 时间段 1 tesg1;
- C. 时间段 2 tesg2;
- D. 同步跳转宽度 SJW。

其中最小时间段由 CAN 控制器的时钟频率以及分频决定。

$tesg1=TS1+1$ ,  $tesg2=TS2+1$ ;  $prescaler=2(BRP+1)$

$$BitRate = \frac{ClockFrequency}{prescaler \times (tesg1 + tesg2 + 1)}$$

例如:

速率可以选择为 1M/500k/250k/125k bps

APB 时钟=PCLK=48Mhz,

CAN 波特率  $BitRate = Fpclk / (2 * ((BRP+1) * (TS1+TS2+3)))$ , 默认约定:  $TS1 \geq TS2$

➤ 设波特率为 1M 的参数:

设  $BRP=2$ (6 分频),  $BitRate = 1M = 48M / (2 * ((2+1) * (TS1+TS2+3)))$ , 所以可以设置  $TS1=3, TS2=2$

➤ 设波特率为 500K 的参数:

设  $BRP=5$ (12 分频),  $BitRate = 0.5M = 48M / (2 * ((5+1) * (TS1+TS2+3)))$ , 所以可以设置  $TS1=3, TS2=2$

➤ 设波特率为 250K 的参数:

设  $BRP=11$ (24 分频),  $BitRate = 0.25M = 48M / (2 * ((11+1) * (TS1+TS2+3)))$ , 所以可以设置  $TS1=3, TS2=2$

➤ 设波特率为 125K 的参数:


设  $BRP=23$ (48 分频),  $BitRate = 0.125M = 48M / (2 * ((23+1) * (TS1+TS2+3)))$ , 所以可以设置  $TS1=3, TS2=2$

# 14 CACHE

## 14.1 概述

CACHE 实现对 QSPI Flash 和 eFlash 中存储的指令进行预取指，用于提高 QSPI Flash 和 eFlash 取指速度，提升系统性能。

此 CACHE 在系统中的位置如下图所示：



## 14.2 主要特点

- 数据空间 CACHE(WAP)为 2K 字节大小
- CACHE(WAP)在 CACHE 未使能时可以当系统 SRAM 用，支持 word、half word 和 byte 读写

## 14.3 寄存器描述

CACHE 寄存器基地址：0x20004400

偏置	名称	描述
0x00	CACHE_CR	CACHE 控制寄存器

### 14.3.1 控制寄存器 CACHE\_CR (偏移：00H)

比特	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	CACHE_CLR	W	0	写 1 清除 CACHE 中所有缓存的内容，每次 CACHE 使能时，均需要向此位写 1。 1：清除 CACHE 中的所有缓存数据 0：不清除 CACHE 中缓存的数据 读该寄存器，可清除 COUNTFLAG 标志

比特	名称	属性	复位值	描述
0	CACHE_EN	R/W	0	CACHE 使能位。 CACHEEN = 0, CACHE 禁止 CACHEEN = 1, CACHE 使能

## 14.4 使用流程

1. 使能 CACHE 时，需要向 CACHE\_EN 和 CACHE\_CLR 位写 1；
2. 在 CACHE\_EN 不为 1，即 CACHE 未使能时，CACHE(WAP) 可以作为系统 SRAM 使用。在 CACHE\_EN 为 1 后，读写 CACHE(WAP) 将发生数据错误。

# 15 ATIMER

## 15.1 概述

包含一个高级定时器。高级定时器包含一个 16bit 自动重载计数器及一个可编程预分频器。高级定时器可以支持多种应用，包括如捕捉、输出比较、PWM、带死区插入的互补 PWM。

## 15.2 主要特性

- 16 位向上、向下、向上/下计数自动重载计数器
- 16 位可编程预分频器，支持实时调整计数时钟分频
- 4 个独立通道可用于输入捕捉、输出比较、PWM、单脉冲输出
- 可编程死区插入的互补输出
- 支持定时器间的级联
- 重复计数器，支持定时器多个循环后更新状态
- 两路刹车引脚输入、比较器刹车、SVD 刹车，刹车信号滤波和极性选择，刹车信号组合配置
- 支持在以下事件发生时产生中断或 DMA 事件：
  - 计数器上/下溢出，计数器初始化（软件或硬件 trigger）
  - Trigger 事件（计数器启动、停止、初始化、内外部触发）
  - 输入捕获
  - 输出比较
  - 刹车信号输入
- 支持增量正交编码器和霍尔传感器

## 15.3 功能描述

### 15.3.1 定时单元

定时单元由一个 16 位计数器和自动重载寄存器组成。计数器可以向上、向下或双向计数。计数时钟可以通过 16 位预分频器对时钟进行分频后得到。

计数器、自动重载寄存器预分频寄存器都可以由软件改写或读取，即使在计数器正在运行时也是如此。

定时单元包含如下寄存器：

- 计数器 (ATIMER\_CNT)
- 预分频寄存器 (ATIMER\_PSC)
- 自动重载寄存器 (ATIMER\_ARR)
- 重复计数寄存器 (ATIMER\_RCR)

ARR 包含预装载功能, 该功能通过 ARPE (Auto Reload Preload Enable) 寄存器控制。当 ARPE=0 时, 对 ARR 寄存器执行写入, 写入数据将直接传入到影子寄存器; 当 ARPE=1 时, 对 ARR 寄存器执行写入的数据在 update event (ATIMER\_CNT 上溢出或者下溢出) 发生时, 传送到影子寄存器。软件也可以通过寄存器操作主动触发 ARR 更新 (UEV)。

ATIMER\_CNT 工作时钟由 ATIMER\_PSC 产生的分频时钟驱动, 只有在计数器使能寄存器 (CEN) 置位时, CNT 才开始计数。当 CNT=ARR 时, 本轮计数结束, 发送 update event。

ATIMER\_PSC 是一个同步预分频器, 能够对时钟进行 1~65536 分频。PSC 寄存器同样被缓存, 改写 PSC 实际不改写影子寄存器, 只有当新的 update event 到来时, 才会从 PSC 更新至影子寄存器。因此在 CNT 计数过程中, 软件可以实时改写 PSC, 而新的预分频比将在下一更新事件发生时被采用。




图 15-1: 预分频从 1 变为 2 的波形




图 15-2: 预分频从 1 变为 4 的波形

### 15.3.2 定时器工作模式

定时器支持向上计数、向下计数和中心计数模式。

### 15.3.3 向上计数

此模式中，计数器使能后从 0 开始计数，直到  $CNT=ARR$ ，产生溢出事件，然后重新从 0 开始计数。

如果使能了重复计数功能，则计数器按照 RCR 的定义重复上述过程若干次 ( $RCR+1$ )，才会产生溢出事件。

软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器自动清零。设置 UG 寄存器是否触发 UIF (Update Interrupt Flag) 中断标志置位由 URS 寄存器的设置决定。

通过设置 UDIS 寄存器可以禁止 update event，这样可以避免将 preload 寄存器中的值更新到工作寄存器中。

当 update event 发生时，以下寄存器被更新，并且 UIF 置位：

- RCR 影子寄存器被更新为 ATIMER\_RCR 内容
- ARR 影子寄存器被更新为 ATIMER\_ARR 内容
- PSC 影子寄存器被更新为 ATIMER\_PSC 内容




图 15-3: 向上计数波形, 内部时钟不分频




图 15-4: 向上计数波形, 内部时钟 2 分频




图 15-5: ARPE=0 (ATIMER\_ARR 没有预装载) 时的更新事件




图 15-6: ARPE=1 (ATIMER\_ARR 预装载) 时的更新事件

### 15.3.3.1 向下计数

向下计数模式中，计数器从 ARR 值开始递减，到 0 后产生下溢出事件，并且重新从 ARR 开始计数。

如果使能了重复计数功能，则计数器按照 RCR 的定义重复上述过程若干次 (RCR+1)，才会产生溢出事件。

软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器自动清零。设置 UG 寄存器是否触发 UIF (Update Interrupt Flag) 中断标志置位由 URS 寄存器的设置决定。

通过设置 UDIS 寄存器可以禁止 update event，这样可以避免将 preload 寄存器中的值更新到工作寄存器中。

当 update event 发生时，以下寄存器被更新，并且 UIF 置位：

- RCR 影子寄存器被更新为 ATIMER\_RCR 内容。
- ARR 影子寄存器被更新为 ATIMER\_ARR 内容。
- PSC 影子寄存器被更新为 ATIMER\_PSC 内容。




图 15-7：向下计数，内部时钟不分频




图 15-8: 向下计数, 内部时钟 2 分频




图 15-9: 向下计数, 内部时钟 2 分频




图 15-10: 向下计数, 不使用重复计数时的更新事件

### 15.3.3.2 中心对齐计数

在中心对齐模式下, 计数器从 0 开始向上计数, 到 ARR-1 产生上溢出事件, 然后从 ARR 开始向下计数到 1, 产生下溢出事件, 再从 0 重新开始向上计数。

CMS[1:0]寄存器用于使能中心对齐模式, 并选择中心对齐模式下的输出比较工作方式。当 CMSI=00 时为中心对齐计数, 当 CMS=01 时, 输出比较功能仅在向下计数时有效, 当 CMS=10 时, 输出比较功能仅在向上计数时有效, 当 CMS=11 时, 输出比较功能在上下计数时都有效。

中心对齐模式下, DIR 寄存器无法由软件改写, 而是随着计数方向变化硬件自动更新, 表示当前计数方向。

计数器在 overflow 和 underflow 的事件上都会更新 ARR、PSC 和 RCR 的影子寄存器。




图 15-11: 中心对齐计数器时序图, ATIMER\_PCS=0, ATIMER\_ARR=0x6




图 15-12: 计数器时序图, ARPE=1 时的更新事件(计数器下溢)




图 15-13: 计数器时序图, ARPE=1 时的更新事件(计数器溢出)

### 15.3.4 重复计数器

Update event 在计数器 overflow 或 underflow, 并且重复计数器为 0 的情况下产生。这意味着 ARR、PSC、CCR (比较/捕捉寄存器, 输出比较模式下) 的 preload 寄存器会在 N+1 次 overflow 或 underflow 之后, 才将数据传输给影子寄存器, 其中 N 是 RCR 寄存器值。

重复计数器在以下情况下递减:

- 向上计数模式下发生上溢出
- 向下计数模式下发生下溢出
- 中心计数模式下每次上溢出或者下溢出

注意, 当 update event 由软件或 slave mode controller 触发时, 更新事件会立即发生, 而不管当前 RCR 是什么值, 同时重复计数器也会被立即更新为 RCR 的值。




图 15-14: 不同模式下更新速率的例子, 及 ATIMER\_RCR 的寄存器设置

### 15.3.5 Preload 寄存器

- 以下功能寄存器支持 Preload 功能:

- 自动重载寄存器 ARR
- 预分频寄存器 PSC (不可关闭 preload 功能)
- 通道控制寄存器 CCR
- CCxE 和 CCxNE 控制寄存器
- OCxM 控制寄存器

以上寄存器, 除了 PSC 之外, 都可以由软件选择使能或者禁止 preload 功能。

- 具备 Preload 功能的寄存器, 包含两组物理实体:

- Shadow register (影子寄存器): 实际定时器正在使用的寄存器
- Preload register (预装载寄存器): 软件可以访问的寄存器

- 当禁止 Preload 时, 具备 Preload 功能的寄存器特性如下:

- Preload 寄存器可以实时由软件访问、改写
- Shadow 寄存器与 Preload 寄存器同步更新

- 如果使能了 Preload, 则:

- 所有软件操作访问的是 preload 寄存器
- 当 update event 发生时, 所有 Preload 寄存器内容将同步被转移到对应的 shadow 寄存器

### 15.3.6 计数器工作时钟

计数器可以使用如下时钟工作:

- APBCLK——内部时钟模式
- 外部引脚输入时钟 (Tix) ——外部时钟模式 1
- 外部引脚触发输入 (ETR) ——外部时钟模式 2
- 内部触发 (ITRx) ——使用一个 timer 的触发输出 (TRGO) 作为计数时钟

### 15.3.6.1 内部时钟模式

内部时钟模式下，禁止从机模式 (SMS=000)，CEN、DIR、UG 等寄存器位都是软件控制。软件操作 UG 寄存器后，update 信号经过 CLK\_PSC 同步后，计数器值将被重新初始化。




图 15-15: 内部时钟源模式，时钟分频因子为 1

### 15.3.6.2 外部时钟模式 1

此模式下直接使用外部引脚输入信号作为计数时钟，配置 SMS=111，计数边沿可以配置为上升或下降沿。




图 15-16: 外部时钟连接例子

外部输入信号在触发计数器计数前，会先经过内部时钟的同步过程，同时输入信号的有效沿会触发 TIF 标志。




图 15-17：外部时钟模式 1 下的时序

使用外部时钟计数时，仍然要使能 ATIMER 的内部时钟 (ATIMERx\_clk)，因为 ATIMER 要使用 ATIMERx\_clk 来对外部输入时钟进行同步和滤波。在外部时钟模式 1 下，外部输入时钟首先经过滤波和边沿选择，得到有效的计数沿，作为有效工作时钟 (CLK\_PSC) 输入给预分频模块。

外部时钟同步采用简单的 2 级触发器结构，因此为了避免亚稳态，要求外部输入时钟宽度至少大于 2 个 APBCLK 周期。

此模式下只有通道 1 和 2 的输入可以用做时钟输入，所需配置如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH2 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC2S=01，IC2 映射到 TI2。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC2P=0，选择上沿或者下沿。
5. 配置输入滤波时间，配置 ATIMER\_CCMR1.IC2F[3:0](IC2F=0000，不进行输入滤波)。
6. 使能外部时钟模式 1，配置 ATIMER\_SMCR.SMCR=111。
7. 选择触发输入源，配置 ATIMER\_SMCR.TS=110,选定 TI2 作为触发输入源。
8. 打开通道使能，配置 ATIMER\_CCER.CC2E=1。
9. 使能计数器，配置 ATIMER\_CR1.CEN=1。

下图是一个典型的外部时钟计数模式 1 的示例：




图 15-18: 外部时钟模式 1 下的时序

### 15.3.6.3 外部时钟模式 2

此模式下使用 ATIMER\_ETR 管脚输入信号的上升沿或下降沿（不支持双沿）来计数。




图 15-19: 外部触发输入框图

下图是使用 ETR 二分频后的上升沿进行计数，其中实际计数发生时间因为内部时钟的同步过程而延迟于 ETR 输入上升沿。




图 15-20: 外部时钟模式 2 下的时序 1

与外部时钟模式 1 的主要差别是，ETR 输入直接被分频后再进行滤波，产生 CK\_PSC 时钟，这意味着可以支持 ETR 输入频率高于 APBCLK 的应用场景，这种情况下，需要首先对 ETR 输入进行预分频，再用于驱动计数器。

此模式所需配置如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_ETR 功能。
2. 设置 ETP 进行沿选择，ATIMER\_SMCR.ETP=0。
3. 设置 ETR 分频比，配置 ATIMER\_SMCR.ETPS[1:0]=01。
4. 配置输入滤波时间，ATIMER\_SMCR.ETF[3:0]=0000。
5. 置位 ECE 寄存器，使能外部时钟模式 2, ATIMER\_SMCR.ECE=1, ATIMER\_SMCR.SMS=000。
6. 使能计数器，配置 ATIMER\_CR1.CEN=1。

下图是一个典型的外部时钟模式 2 的示例：




图 15-21：外部时钟模式 2 下的时序

在使用外部时钟模式 2 时，仍可以将 ATIMER 配置为 slave 模式：比如使用 ETR 输入计数，同时使用另一个 Timer 的 TRGO 作为触发信号，当触发事件到来时，复位计数器重新开始计数。

### 15.3.7 内部触发信号(ITRx)

ATIMER 支持 4 个 ITR 输入，可用于计数触发或者内部信号捕捉。当用于内部信号捕捉时，需将 TS 配置为 000~011 用于选择 ITR0~ITR3，并将 CCxS 配置为 11，即将 TRC 选为捕捉信号。

每个 ITR 输入支持 4 个内部信号扩展，由 ITRxSEL 寄存器配置。输入信号源参考下表：

Slave	ITR0(TS=000)	ITR1(TS=001)	ITR2(TS=010)	ITR3(TS=011)
ATIMER	GTIMER0_TRGO	GTIMER1_TRGO	GTIMER2_TRGO	LPTIM0_OUT1

### 15.3.8 捕捉/比较通道

ATIMER 包含 4 个捕捉/比较通道，每个通道由一个捕捉比较寄存器 (CCR) (包含影子寄存器)、一个捕捉输入级、一个比较输出级组成。

输入级电路会采样 TIx 输入并产生滤波后的信号 TIF，然后边沿检测和极性选择产生对应的 TIFPx 信号，此信号可作为计数触发或者待捕捉信号，并且在被捕捉前经过预分频。




图 15-22: 捕获/比较通道(通道 1 输入部分)

输出级电路会产生一个输出基准信号 OCxREF，此信号固定为高电平有效，作为最终输出电路的参考输入。其中通道 1~3 支持互补输出和死区插入，通道 4 则比较简单，不支持互补输出。




图 15-23: 捕获/比较通道 1 的主电路




图 15-24: 捕获/比较通道的输出部分(通道 1 至 3)




图 15-25: 捕获/比较通道的输出部分(通道 4)

捕获/比较寄存器 (CCR) 包含 Preload 寄存器和 shadow 寄存器, 软件读写总是访问 Preload 寄存器。在捕获模式下, 捕获值保存在 shadow 寄存器中并复制到 Preload 寄存器。在比较模式下, Preload 寄存器的值被拷贝到 shadow 寄存器用来与计数器比较。

### 15.3.9 输入捕捉模式

当 ICx 信号上出现预期的电平变换, 将触发一次 capture, 当前计数器值被锁存进 CCR, 与此同时, CCxIF 中断标志置位, 并且可以触发对应的中断或者 DMA 请求。如果一个捕捉事件在 CCxIF 为高的情况下出现, 则捕捉数据冲突标志 (CCxOF, Over-Capture) 置位 (CCR 中上次捕捉值被覆盖)。CCxIF 可以由软件清零, 或者通过读取 CCR 寄存器自动清零。CCxOF 标志通过软件写 1 清零。

通过两个或更多通道配合, 可以实现 PWM 信号的输入捕捉。比如要计算一个输入信号的周期和占空比, 可以将此信号从 TI1 引脚输入, 芯片内部将滤波后的信号取上升沿得到 TI1FP1, 将滤波后的信号取下降沿得到 TI1FP2, 将 TI1FP1 输入给捕捉通道 1, 将 TI1FP2 输入给捕捉通道 2, 即可实现通道 1 对输入信号上升沿捕捉, 同时通道 2 对输入信号下降沿捕捉; 捕捉中断定期发生后, 软件通过 CCR1 和 CCR2 寄存器的值, 即可计算输入信号的周期和占空比。

实现在 TI1 输入的上升沿捕获计数器的值到 ATIMER\_CCR1 寄存器, 配置步骤如下:

1. 在 GPIO 模块中, 配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能, 配置 ATIMER\_CCER.CC1E=0, 确保之后通道配置成功。
3. 选择输入通道, 配置 ATIMER\_CCMR1.CC1S=01, IC1 映射到 TI1。
4. 选择计数有效沿, 配置 ATIMER\_CCER.CC1P, 选择上沿或者下沿。
5. 配置输入滤波时间, 配置 ATIMER\_CCMR1.IC1F[3:0]。
6. 配置输入预分频器, 配置 ATIMER\_CCMR1.IC1PS[1:0]。
7. 打开通道使能, 配置 ATIMER\_CCER.CC1E=1。




图 15-26: PWM 输入捕获模式时序

若想实现 PWM 输入捕获功能，需进行如下设置：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能，配置 `ATIMER_CCER.CC1E=0`，`ATIMER_CCER.CC2E=0` 确保之后通道配置成功。
3. 选择输入通道，两个通道 IC1,IC2 被映射到同一个 TI1 输入口，配置 `ATIMER_CCMR1.CC1S=01`，`ATIMER_CCMR1.CC2S=10`。
4. 选择计数有效沿，两个通道 IC1,IC2 有效沿极性相反，配置 `ATIMER_CCER.CC1P=0`，`ATIMER_CCER.CC2P=1`。
5. 配置输入滤波时间，配置 `ATIMER_CCMR1.IC1F[3:0]`，`ATIMER_CCMR1.IC2F[3:0]`。
6. 配置输入预分频器，配置 `ATIMER_CCMR1.IC1PS[1:0]`，`ATIMER_CCMR1.IC2PS[1:0]`。
7. 选择触发输入信号，配置 `ATIMER_SMCR.TS[2:0]=101`。
8. 设定从模式控制器为复位模式，配置 `ATIMER_SMCR.SMS[2:0]=100`。
9. 打开通道使能，配置 `ATIMER_CCER.CC1E=1`，`ATIMER_CCER.CC2E=1`。

### 15.3.10 软件 Force 输出

在比较输出模式下，软件可以直接将 `OCxREF force` 成特定电平，而独立于 CCR 和计数器的比较结果。

软件通过写 `OCxM=101` 寄存器，可以直接将 `OCxREF` 强制为有效（`OCxREF` 固定为高有效），通过写 `OCxM=100` 可以直接将 `OCxREF` 强制为无效（低电平）。但是软件 force 操作不会取消比较过程，CCR 和计数器的比较还会一直进行。

### 15.3.11 输出比较模式

输出比较模式下，当 CCR 与计数器值相等，OCxREF 可以被置位成有效、无效、或电平翻转。同时，中断标志也会置位，DMA 请求可以发送（改写配置寄存器）。

输出比较也可以被用于输出一个特定宽度的脉冲信号（单次输出）。使用步骤如下：

1. 选择计数时钟（内部、外部、预分频等）。
2. 向 ARR 和 CCR 寄存器写入期望数据。
3. 根据需要设置中断使能和 DMA 使能。
4. 选择输出模式。
5. 使能计数器。




图 15-27：输出比较模式，翻转 OC1

在不使能 Preload 的情况下，软件可以随时改写 CCR 寄存器实现对输出波形的实时控制。如果使能了 Preload，则 CCR shadow 寄存器仅在下一次 update event 发生时更新为 Preload 寄存器的内容。

### 15.3.12 PWM 输出

PWM 模式可以输出脉宽调制信号，其周期由 ARR 寄存器决定，占空比由 CCR 寄存器决定。

输出信号的极性可以由 CCxP 寄存器配置。PWM 模式工作中，CNT 和 CCR 实时比较。由于计数器支持边缘对齐和中央对齐计数模式，PWM 输出也支持边缘对齐和中央对齐模式。

#### ● PWM 边缘对齐模式

在向上计数的情况下，配置为 PWM 模式 1 时，OCxREF 信号在  $CNT < CCR$  时为高电平，否则为低电平。如果 CCR 值大于 ARR 值，则 OCxREF 被固定为 1；如果 CCR 为 0 则 OCxREF 被固定为 0 的




图 15-28: 边沿对齐的 PWM 波形(ARR=7)

在向下计数时, OCxREF 电平高低定义与向上计数时相同。

● PWM 中央对齐模式

OCxREF 电平定义与边缘对齐模式相同。下图是一个示例




图 15-29: 中央对齐的 PWM 波形(APR=7)

当启动中央对齐计数时，一开始的计数方向是由 DIR 寄存器决定的；随后在计数过程中，DIR 寄存器的状态由硬件直接控制。安全起见，建议用户程序在启动计数器之前，通过 UG 寄存器做一次 update，并且在计数过程中不要改写计数器。

### 15.3.13 互补输出和死区插入

ATIMER 的通道 1~3 支持互补输出和死区插入。DTG[7:0]寄存器用于设置死区时间（对所有通道同时有效）。输出信号 OCx 与参考信号 OCxREF 同相，OCxN 与参考信号反相；OCx 的上升沿是 OCxREF 上升沿的 delay，OCxN 的上升沿是 OCxREF 下降沿的 delay。




图 15-30：带死区插入的互补输出




图 15-31：死区波形延迟大于负脉冲




图 15-32：死区波形延迟大于正脉冲

### 15.3.14 刹车功能

刹车功能可以使用外部 BRK 引脚输入的 2 路刹车信号，或者比较器、SVD、XTHF 停振检测产生的有效输出；上电复位后刹车电路被禁止，用户通过置位 BKE 寄存器使能刹车功能；2 路刹车输入可以配置为相与或者相或操作。组合后的刹车信号可以配置有效极性，以及数字滤波。

ATIMER\_BRKx 复用 GPIO 功能，当 GPIO 设置为数字外设功能时，其输入信号直接连接到

ATIMER 的刹车输入上；当 GPIO 设置为其他功能时，ATIMER 的刹车输入端口被固定成 1。通过 BRKxGATE 寄存器，可以控制门控后的 BRKx 信号的实际电平，软件能够灵活的将不使用的 BRKx 设置为 0 或者 1 电平，以适应后级逻辑电路的需要。

当一个刹车事件发生时：

- 输出使能寄存器被异步清零，可以通过 OSSI 寄存器选择输出被强制为 inactive/idle/reset 状态。
- 每个输出通道被驱动为 OISx 寄存器定义的电平。
- 当互补输出使能时，输出被异步置位成 inactive 和 reset 状态，死区插入电路开始工作，在死区时间后驱动输出为 OISx 和 OISxN 定义的电平。
- 刹车标志寄存器置位，根据配置可以触发中断或 DMA。
- 如果使能了自动输出（AOE=1），输出使能位（MOE）将在下一个 update event 发生时被自动置位；否则 MOE 将保持为 0 直到被软件重新置位。

注意 BRK 信号是电平有效的，因此在 BRK 保持有效的情况下，无法使能 MOE，同时刹车标志 BIF 也无法清除。




图 15-33: 响应刹车的输出

### 15.3.15 6-step PWM 输出

当某个通道使用互补输出时，OCxM, CCxE, CCxNE 寄存器支持 Preload 功能，Preload 寄存器的值在换相 (COM) 事件发生时被装载到 shadow 寄存器中。用户因此可以预先设置下一步配置，并在 COM 事件发生时同步更新所有通道。COM 事件可以由软件写 ATIMER\_EGR 中的 COM 位触发，或者由 TRGI 上升沿硬件触发。

当 COM 事件发生时，换相标志寄存器置位，并且可以产生中断或 DMA 请求。

下图是一个 6 步换相控制的例子，当 COM 事件发生时，三个例子显示不同配置下的输出变化。




图 15-34：产生六步 PWM，使用 COM 的例子(OSSR=1)

### 15.3.16 单脉冲输出

单脉冲输出是比较输出模式的特殊情况，允许用户在某个事件发生后，经过可编程的延迟，输出一个可编程宽度的脉冲信号。

与其他输出模式不同的是，在下次 update event 到来时，计数器会自动停止。只有当 CCR 和计数器初值不同时，脉冲才有可能正确输出。在向上计数时，要求  $CNT < CCR \leq ARR$ ，在向下计数时，要求  $CNT > CCR$ 。




图 15-35: 单脉冲模式的例子

图 15-35 是以 TI2 输入为计数器触发信号，计数值等于 CCR 后 OCxREF 输出低电平，计数到 ARR 后 OCxREF 回到高电平，并且计数器回滚到 0，停止计数。

实现上述功能 TI2 作为输入触发的配置如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH2 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC2S=01。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC2P=0。
5. 选择触发输入信号，配置 ATIMER\_SMCR.TS[2:0]=110，TI2FP2 作为 TRGI。
6. 设定从模式控制器为触发模式，配置 ATIMER\_SMCR.SMS[2:0]=110，TI2FP2 用来启动计数器。
7. 打开通道使能，配置 ATIMER\_CCER.CC2E=1。

实现上述功能 OC1 作为输出的配置如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0，确保之后通道配置成功。
3. 输出通道，配置 ATIMER\_CCMR1.CC1S=00。
4. 选择计数有效沿，配置 ATIMER\_CCMR1.OC1M=111，PWM 模式 2。
5. 打开通道使能，配置 ATIMER\_CCER.CC1E=1。

OPM 波形产生时基的特殊设置：

1. ATIMER\_CCR1 的值决定了 Tdelay。
2. ATIMER\_ARR 和 ATIMER\_CCR1 的差值决定了 Tpulse (ATIMER\_ARR-ATIMER\_CCR1)。
3. 设置为单脉冲模式，配置 ATIMER\_CR1.OPM=1。

### 15.3.17 外部事件清除 OCxREF

OCxREF 的有效状态未高电平，通过对外部 ETR 引脚施加高电平，可以直接拉低 OCxREF，直到下一次 update event。此功能仅在输出比较和 PWM 模式下有效，无法在软件 force 模式下起作用。使能此功能需要将 OCxCE 置 1。




图 15-36: ETR 信号清除 ATIMER 的 OCxREF


### 15.3.18 编码器接口模式

编码器接口模式涉及到两个外部输入信号，ATIMER 根据其中一个信号的边沿相对于另一个信号的电平来决定递增还是递减计数值。下表是计数方式与两路输入信号之间的关系：

表 15-1: encoder interface 计数方式

有效沿	对应信号的电平 (TI1 对应 TI2, TI2 对应 TI1)	TI1 信号		TI2 信号	
		上升	下降	上升	下降
仅在 TI1 处计数	高	递减	递增	不计数	不计数
	低	递增	递减	不计数	不计数
仅在 TI2 处计数	高	不计数	不计数	递增	递减
	低	不计数	不计数	递减	递增
在 TI1 和 TI2 处均计数	高	递减	递增	递增	递减
	低	递增	递减	递减	递增

比如在计数器以 TI1 信号为时钟计数时，如果 TI1 上升沿采样到 TI2 为高电平，则计数器递减；如果 TI1 下降沿采样到 TI2 为高电平，则计数器递增。



Example of counter operation in encoder interface mode

图 15-37：编码器模式下的计数器操作实例

编码模式输入通道需进行如下设置：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1, ATIMER\_CH2 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0, ATIMER\_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC1S=01, ATIMER\_CCMR1.CC2S=01。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC1P=0, ATIMER\_CCER.CC2P=0。
5. 设定从模式控制器为编码模式 3，配置 ATIMER\_SMCR.SMS[2:0]=011。
6. 打开通道使能，配置 ATIMER\_CCER.CC1E=1, ATIMER\_CCER.CC2E=1。

### 15.3.19 ATIMER 从机模式

ATIMER 作为 slave 时（外部事件触发），可配置为三种工作模式：复位模式、门控模式、触发模式。

#### 15.3.19.1 复位模式

此模式下，外部输入的事件将导致 ATIMER 内部所有 Preload 寄存器重新初始化，CNT 回到 0 开始计数。以图 15-38 为例，计数器正常计数，外部 TI1 输入上升沿时，触发计数器清零，重新开

始计数。配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC1P=0。
5. 选择触发输入信号，配置 ATIMER\_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为复位模式，配置 ATIMER\_SMCR.SMS[2:0]=100。
7. 打开通道使能，配置 ATIMER\_CCER.CC1E=1。
8. 使能计数器，配置 ATIMER\_CR1.CEN=1。




图 15-38：复位模式下的时序

### 15.3.19.2 门控模式

此模式下，计数器仅在输入信号为特定电平时工作。电平变换导致计数器开始或停止计数时，都会触发中断标志。图 15-39 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC1P=0。
5. 选择触发输入信号，配置 ATIMER\_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为门控模式，配置 ATIMER\_SMCR.SMS[2:0]=101。
7. 打开通道使能，配置 ATIMER\_CCER.CC1E=1。
8. 使能计数器，配置 ATIMER\_CR1.CEN=1。




图 15-39: 门控模式下的时序

### 15.3.19.3 触发模式

计数器在外部输入的某个事件到来后才开始计数。图 15-40 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1 功能。
2. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 ATIMER\_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 ATIMER\_CCER.CC1P=0。
5. 选择触发输入信号，配置 ATIMER\_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为触发模式，配置 ATIMER\_SMCR.SMS[2:0]=110。
7. 打开通道使能，配置 ATIMER\_CCER.CC1E=1。




图 15-40: 触发器模式下的时序

### 15.3.19.4 外部事件触发的外部时钟计数模式

可以将 ETR 设置为计数时钟，同时使用另一个外部输入作为计数器启动触发信号。比如在检测到 TI1 的上升沿之后，计数器开始以 ETR 输入的上升沿计数。图 15-41 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 ATIMER\_CH1，ATIMER\_ETR 功能。
2. 设置 ETP 进行沿选择，ATIMER\_SMCR.ETP=0。

3. 设置 ETR 分频比，配置 ATIMER\_SMCR.ETPS[1:0]=01。
4. 配置输入滤波时间，ATIMER\_SMCR.ETF[3:0]=0000。
5. 置位 ECE 寄存器，使能外部时钟模式 2,ATIMER\_SMCR.ECE=1。
6. 关闭通道使能，配置 ATIMER\_CCER.CC1E=0 确保之后通道配置成功。
7. 选择输入通道，配置 ATIMER\_CCMR1.CC1S=01。
8. 选择计数有效沿，配置 ATIMER\_CCER.CC1P=0。
9. 选择触发输入信号，配置 ATIMER\_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
10. 设定从模式控制器为触发模式，配置 ATIMER\_SMCR.SMS[2:0]=110。
11. 打开通道使能，配置 ATIMER\_CCER.CC1E=1。




图 15-41：外部时钟模式 2 和触发模式下的时序

### 15.3.20 DMA 访问

ATIMER 支持 7 种 DMA 请求，分别为 4 个 CC 通道请求、外部触发请求、用户软件触发请求和 COM 触发请求。

其中每个 CC 通道各自产生一个 DMA 请求，在捕捉模式下用于将 CCRx 中的内容传输给 RAM，在比较模式下则用于将 RAM 中的数据写入 CCRx；CC 通道的 DMA 请求可以配置为单次传输或 Burst 传输（CCxBURSTEN），单次传输仅访问 CCRx 寄存器，Burst 传输则根据 DCR 寄存器配置对特定的一组寄存器进行访问。

此外，外部触发事件、软件触发事件和 COM 事件也可以产生 DMA 请求，当这些请求发生时，会启动 DMA Burst 传输，向 ATIMER 内部 1 个或多个寄存器写入数据，或者从 ATIMER 读取 1 个或多个寄存器值。

表 15-2：DMA 访问计数方式

DMA 请求	CCxBURSTEN	DMA.CHxCTRL.DIR	DMA 访问对象	一次传输长度
ATIMER_CH1	0	0	Read CCR1	1
		1	Write CCR1	
	1	0	Read DMAR	DBL
		1	Write DMAR	

DMA 请求	CCxBURSTEN	DMA.CHxCTRL.DIR	DMA 访问对象	一次传输长度
ATIMER_CH2	0	0	Read CCR2	1
		1	Write CCR2	
ATIMER_CH2	1	0	Read DMAR	DBL
		1	Write DMAR	
ATIMER_CH3	0	0	Read CCR3	1
		1	Write CCR3	
ATIMER_CH3	1	0	Read DMAR	DBL
		1	Write DMAR	
ATIMER_CH4	0	0	Read CCR4	1
		1	Write CCR4	
ATIMER_CH4	1	0	Read DMAR	DBL
		1	Write DMAR	
ATIMER_TRIG	N/A	0	Read DMAR	DBL
		1	Write DMAR	
ATIMER_UEV	N/A	0	Read DMAR	DBL
		1	Write DMAR	
ATIMER_COM	N/A	0	Read DMAR	DBL
		1	Write DMAR	

此外，外部触发事件、软件触发事件和 COM 事件也可以产生 DMA 请求，当这些请求发生时，会启动 DMA Burst 传输，向 ATIMER 内部 1 个或多个寄存器写入数据，或者从 ATIMER 读取 1 个或多个寄存器值。

### 15.3.21 DMA Burst

ATIMER 支持 DMA 和 DMA-Burst 访问，可以配置 ATIMER 在特定事件发生时触发 DMA 请求，可以将 CCR 中的捕捉结果写入 RAM，或者从 RAM 中将一个或多个寄存器内容写入 ATIMER 的 Preload 寄存器中。

DMA-Burst 支持一个事件触发连续多次 DMA 请求，主要作用是在事件发生后连续更新多个寄存器的内容，因此可以实现动态实时调整输出波形等功能。

DMA 控制器需将外设目标地址指向一个虚拟寄存器 ATIMER\_DMAR。在特定的定时器事件发生时，ATIMER 会连续发射多个 DMA 请求。每个 DMA 对 ATIMER\_DMAR 的写操作都会被 ATIMER 重新定向到实际的功能寄存器上。

DBL 寄存器用于设置 DMA burst 长度，DBA 寄存器用于设置 DMA 访问 ATIMER 内部的基地址（相对于 ATIMER\_CR 的 offset）。

DMA-Burst 模式下，DMA 所有访问都要指向 DMAR 虚拟寄存器，由 ATIMER 自动根据访问来累加内部 offset 地址。DBA 寄存器用于指定 ATIMER 内部首次 DMA 传输的目标地址，而 DBL 用于指定 Burst 长度。

### 15.3.22 输入异或功能

通道 1~3 的输入信号可以被异或起来之后，接入到通道 1 的滤波和边沿电路输入，用于通道 1 的输入捕捉或者触发。

ATIMER\_CR2 寄存器的 TI1S 位用于选择通道 1 的输入是否来自于三个通道输入的异或。

### 15.3.23 Debug 模式

当进入 debug 模式后，定时器可以停止或继续工作，其行为由 ATIMER\_DEBUG\_STOP\_EN 位定义。

Debug 时当定时器被停止后，其输出会被禁止（MOE 清零），根据寄存器配置，此时的输出信号可以被 force 成 inactive 或由 GPIO 模块控制。

## 15.4 寄存器描述

ATIMER 寄存器基地址：0x40007400

表 15-3: ATIMER 寄存器列表

偏置	名称	描述
0x00	ATIMER_CR1	ATIMER 控制寄存器 1
0x04	ATIMER_CR2	ATIMER 控制寄存器 2
0x08	ATIMER_SMCR	ATIMER 从机模式控制寄存器
0x0C	ATIMER_DIER	ATIMER DMA 和中断使能寄存器
0x10	ATIMER_SR	ATIMER 状态寄存器
0x14	ATIMER_EGR	ATIMER 事件产生寄存器
0x18	ATIMER_CCMR1	ATIMER 捕捉/比较模式寄存器 1
0x1C	ATIMER_CCMR2	ATIMER 捕捉/比较模式寄存器 2
0x20	ATIMER_CCER	ATIMER 捕捉/比较使能寄存器
0x24	ATIMER_CNT	ATIMER 计数器寄存器
0x28	ATIMER_PSC	ATIMER 预分频寄存器
0x2C	ATIMER_ARR	ATIMER 自动重载寄存器
0x30	ATIMER_RCR	ATIMER 重复计数寄存器
0x34	ATIMER_CCR1	ATIMER 捕捉/比较寄存器 1
0x38	ATIMER_CCR2	ATIMER 捕捉/比较寄存器 2
0x3C	ATIMER_CCR3	ATIMER 捕捉/比较寄存器 3
0x40	ATIMER_CCR4	ATIMER 捕捉/比较寄存器 4
0x44	ATIMER_BDTR	ATIMER 刹车和死区控制寄存器
0x48	ATIMER_DCR	ATIMER DMA 控制寄存器
0x4C	ATIMER_DMAR	ATIMER DMA 访问寄存器
0x60	ATIMER_BKCTL	ATIMER 刹车输入控制寄存器

### 15.4.1 ATIMER 控制寄存器 1 ATIMER\_CR1（偏移：00H）

比特	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	CEN_ALL	R/W	0	1：同时使能 BTIMER0/1/2/3、GTIMER0/1/2、LPTIMER0/1/2/3 和 ATIMER，写此位后，BTIMER0/1/2/3、GTIMER0/1/2、LPTIM0/1/2/3、ATIMER 的 CEN 位同时为 1，开始计数 0：无操作 读此位始终为 0
13	CMP2BKEN	R/W	0	比较器 2 刹车功能使能 1：使能 0：禁止
12	CMP1BKEN	R/W	0	比较器 1 刹车功能使能 1：使能 0：禁止
11	CMP0BKEN	R/W	0	比较器 0 刹车功能使能 1：使能 0：禁止
10	CEN_ALL_EN	R/W	0	CEN_ALL 控制使能 1：当前 ATIMER 计数开始受 CEN_ALL 控制 0：当前 ATIMER 计数不受 CEN_ALL 控制
9:8	CKD	R/W	0	Dead time 和数字滤波时钟频率分频寄存器（相对 CK_INT 的分频比） 00：tDTS=tCK_INT 01：tDTS=2*tCK_INT 10：tDTS=4*tCK_INT 11：RFU，禁止使用
7	ARPE	R/W	0	Auto-reload 预装载使能 0：ARR 寄存器不使能 preload 1：ARR 寄存器使能 preload
6:5	CMS	R/W	0	计数器对齐模式选择 00：边沿对齐模式 01：中央对齐模式 1，输出比较中断标志仅在计数器向下计数的过程中置位 10：中央对齐模式 2，输出比较中断标志仅在计数器向上计数的过程中置位 11：中央对齐模式 3，输出比较中断标志在计数器向上向下计数的过程中都会置位
4	DIR	R/W	0	计数方向寄存器 0：向上计数 1：向下计数 注意：当定时器配置为中央计数模式或编码器模式时，此寄存器只读

比特	名称	属性	复位值	描述
3	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
2	URS	R/W	0	更新请求选择 0: 以下事件能够产生 update 中断或 DMA 请求 - 计数器上溢出或下溢出 - 软件置位 UG 寄存器 - 从机控制器产生 update 1: 仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求
1	UDIS	R/W	0	禁止 update 0: 使能 update 事件; 以下事件发生时产生 update 事件 - 计数器上溢出或下溢出 - 软件置位 UG 寄存器 - 从机控制器产生 update 1: 禁止 update 事件, 不更新 shadow 寄存器。当 UG 置位或从机控制器收到硬件 reset 时重新初始化计数器和预分频器。
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能 注意: 外部触发模式可以自动置位 CEN

### 15.4.2 ATIMER 控制寄存器 2 ATIMER\_CR2 (偏移: 04H)

比特	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	OIS4	R/W	0	参考 OIS1
13	OIS3N	R/W	0	参考 OIS1N
12	OIS3	R/W	0	参考 OIS1
11	OIS2N	R/W	0	参考 OIS1N
10	OIS2	R/W	0	参考 OIS1
9	OIS1N	R/W	0	定义 OC1N 的输出 IDLE 状态 0: 当 MOE=0 时, 经过 dead time 后, OC1N=0 1: 当 MOE=1 时, 经过 dead time 后, OC1N=1
8	OIS1	R/W	0	定义 OC1 的输出 IDLE 状态 0: 当 MOE=0 时 (如果使能了互补输出, 需经过 dead time 后), OC1=0 1: 当 MOE=1 时 (如果使能了互补输出, 需经过 dead time 后), OC1=1

比特	名称	属性	复位值	描述
7	TI1S	R/W	0	ATIMER 输入 TI1 选择 0: ATIMER_CH1 引脚连接到 TI1 输入 1: ATIMER_CH1、CH2、CH3 引脚 XOR 后连接到 TI1 输入
6:4	MMS	R/W	0	主机模式选择，用于配置主机模式下向从机发送的同步触发信号 (TRGO) 源 000: ATIMER_EGR 的 UG 寄存器被用作 TRGO 001: 计数器使能信号 CNT_EN 被用作 TRGO，可用于同时启动多个定时器 010: UE (update event) 信号被用作 TRGO 011: 比较脉冲，如果 CC1IF 标志将要置位，TRGO 输出一个正脉冲 100: OC1REF 用作 TRGO 101: OC2REF 用作 TRGO 110: OC3REF 用作 TRGO 111: OC4REF 用作 TRGO  注意：从机定时器或 ADC 必须事先使能工作时钟，才能接收主机定时器发送的 TRGO
3	CCDS	R/W	0	捕捉/比较 DMA 选择 0: 捕捉/比较事件发生时发送 DMA 请求 1: Update Event 发生时发送 DMA 请求
2	CCUS	R/W	0	捕捉/比较控制寄存器更新选择 0: 当捕捉/比较控制寄存器使能了 preload (CCPC=1)，他们仅在置位 COMG 寄存器时更新 1: 当捕捉/比较控制寄存器使能了 preload (CCPC=1)，他们在置位 COMG 寄存器或者 TRGI 上升沿时更新
1	RSV	-	-	保留
0	CCPC	R/W	0	捕捉/比较预装载控制 0: CCxE, CCxNE, OCxM 寄存器不使能 preload 1: CCxE, CCxNE, OCxM 寄存器使能 preload 注意：此寄存器仅在拥有互补输出功能的通道上有效

### 15.4.3 ATIMER 从机模式控制寄存器 ATIMER\_SMCR (偏移: 08H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	ETP	R/W	0	外部触发信号极性配置 0: 高电平或上升沿有效 1: 低电平或下降沿有效

比特	名称	属性	复位值	描述
14	ECE	R/W	0	外部时钟使能 0: 关闭外部时钟模式 2 1: 使能外部时钟模式 2, 计数器时钟为 ETRF 有效沿
13:12	ETPS	R/W	0	外部触发信号预分频寄存器 外部触发信号 ETRP 的频率最多只能是 ATIMER 工作时钟的 1/4, 当输入信号频率较高时, 可以使用预分频。 00: 不分频 01: 2 分频 10: 4 分频 11: 8 分频
11:8	ETF	R/W	0	外部触发信号滤波时钟和长度选择 0000: 无滤波 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1111: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
7	MSM	R/W	0	主机从机模式选 0: 无动作 1: TRGI 触发的动作被延迟, 以便于通过 TRGO 将当前定时器和从机定时器完美同步起来
6:4	TS	R/W	0	触发选择, 用于选择同步计数器的触发源 000: 内部触发信号 (ITR0) 001: 内部触发信号 (ITR1) 010: 内部触发信号 (ITR2) 011: 内部触发信号 (ITR3) 100: TI1 边沿检测 (TI1F_ED) 101: 滤波后 TI1 (TI1FP1) 110: 滤波后 TI2 (TI2FP2) 111: 外部触发输入 (ETRF) 注意: 仅当 SMS=000 即禁止从机模式的情况下, 可以改写 TS 寄存器
3	RSV	-	-	保留

比特	名称	属性	复位值	描述
2:0	SMS	R/W	0	<p>从机模式选择</p> <p>000: 从机模式禁止; CEN 使能后预分频电路时钟源来自内部时钟</p> <p>001: Encoder 模式 1; 计数器使用 TI2FP1 边沿, 根据 TI1FP2 电平高低来计数</p> <p>010: Encoder 模式 2; 计数器使用 TI1FP2 边沿, 根据 TI2FP1 电平高低来计数</p> <p>011: Encoder 模式 3; 计数器同时使用 TI1FP1 和 TI2FP2 边沿, 根据其他输入信号电平来计数</p> <p>100: 复位模式; TRGI 上升沿初始化计数器, 并触发寄存器 update</p> <p>101: 闸门模式; TRGI 为高电平时, 计数时钟使能, TRGI 为低电平时, 计数时钟停止</p> <p>110: 触发模式; TRGI 上升沿触发计数器开始计数 (不会复位计数器)</p> <p>111: 外部时钟模式 1; TRGI 上升沿直接驱动计数器</p>

#### 15.4.4 ATIMER DMA 和中断使能寄存器 ATIMER\_DIER (偏移: 0CH)

比特	名称	属性	复位值	描述
31:20	RSV	-	-	保留
19	CC4BURSTEN	R/W	0	<p>捕捉比较通道 4 的 DMA 模式配置</p> <p>0: Single 模式, 仅访问 CCR</p> <p>1: Burst 模式, 通过 DCR 配置访问的地址和长度</p>
18	CC3BURSTEN	R/W	0	<p>捕捉比较通道 3 的 DMA 模式配置</p> <p>0: Single 模式, 仅访问 CCR</p> <p>1: Burst 模式, 通过 DCR 配置访问的地址和长度</p>
17	CC2BURSTEN	R/W	0	<p>捕捉比较通道 2 的 DMA 模式配置</p> <p>0: Single 模式, 仅访问 CCR</p> <p>1: Burst 模式, 通过 DCR 配置访问的地址和长度</p>
16	CC1BURSTEN	R/W	0	<p>捕捉比较通道 1 的 DMA 模式配置</p> <p>0: Single 模式, 仅访问 CCR</p> <p>1: Burst 模式, 通过 DCR 配置访问的地址和长度</p>
15	RSV	-	-	保留

比特	名称	属性	复位值	描述
14	TDE	R/W	0	外部触发 DMA 请求使能 0: 从机模式下, 禁止外部触发事件产生 DMA 请求 1: 从机模式下, 允许外部触发事件产生 DMA 请求 (可用于自动更新 preload 寄存器)
13	COMDE	R/W	0	COM 事件 DMA 请求使能 0: COM 事件发生时, 禁止产生 DMA 请求 1: COM 事件发生时, 允许产生 DMA 请求
12	CC4DE	R/W	0	捕捉比较通道 4 的 DMA 请求使能 0: 禁止 CC4 DMA 请求 1: 允许 CC4 DMA 请求
11	CC3DE	R/W	0	捕捉比较通道 3 的 DMA 请求使能 0: 禁止 CC3 DMA 请求 1: 允许 CC3 DMA 请求
10	CC2DE	R/W	0	捕捉比较通道 2 的 DMA 请求使能 0: 禁止 CC2 DMA 请求 1: 允许 CC2 DMA 请求
9	CC1DE	R/W	0	捕捉比较通道 1 的 DMA 请求使能 0: 禁止 CC1 DMA 请求 1: 允许 CC1 DMA 请求
8	UDE	R/W	0	Update Event DMA 请求使能 0: Update Event 发生时, 禁止产生 DMA 请求 1: Update Event 发生时, 允许产生 DMA 请求
7	BIE	R/W	0	刹车事件中断使能 0: 禁止刹车事件中断 1: 允许刹车事件中断
6	TIE	R/W	0	触发事件中断使能 0: 禁止触发事件中断 1: 允许触发事件中断
5	COMIE	R/W	0	COM 事件中断使能 0: 禁止 COM 事件中断 1: 允许 COM 事件中断
4	CC4IE	R/W	0	捕捉/比较通道 4 中断使能 0: 禁止捕捉/比较 4 中断 1: 允许捕捉/比较 4 中断
3	CC3IE	R/W	0	捕捉/比较通道 3 中断使能 0: 禁止捕捉/比较 3 中断 1: 允许捕捉/比较 3 中断
2	CC2IE	R/W	0	捕捉/比较通道 2 中断使能 0: 禁止捕捉/比较 2 中断 1: 允许捕捉/比较 2 中断
1	CC1IE	R/W	0	捕捉/比较通道 1 中断使能 0: 禁止捕捉/比较 1 中断 1: 允许捕捉/比较 1 中断

比特	名称	属性	复位值	描述
0	UIE	R/W	0	Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许 Update 事件中断

#### 15.4.5 ATIMER 状态寄存器 ATIMER\_SR (偏移: 10H)

比特	名称	属性	复位值	描述
31:13	RSV	-	-	保留
12	CC4OF	R/W	0	捕捉/比较通道 4 的 Overcapture 中断 参考CC1OF
11	CC3OF	R/W	0	捕捉/比较通道 3 的 Overcapture 中断 参考CC1OF
10	CC2OF	R/W	0	捕捉/比较通道 2 的 Overcapture 中断 参考CC1OF
9	CC1OF	R/W	0	捕捉/比较通道 1 的 Overcapture 中断 此寄存器仅在对对应通道设置为输入捕捉模式的情况下有效。硬件置位, 软件写 1 清零。 0: 无 overcapture 事件 1: 在CC1IF标志为1的情况下发生新的捕捉
8	RSV	-	-	保留
7	BIF	R/W	0	刹车事件中断标志, 硬件置位, 软件写 1 清零
6	TIF	R/W	0	触发事件中断标志, 硬件置位, 软件写 1 清零
5	COMIF	R/W	0	COM 事件中断标志, 硬件置位, 软件写 1 清零
4	CC4IF	R/W	0	捕捉/比较通道 4 中断标志 参考CC1IF
3	CC3IF	R/W	0	捕捉/比较通道 3 中断标志 参考CC3IF
2	CC2IF	R/W	0	捕捉/比较通道 2 中断标志 参考CC2IF
1	CC1IF	R/W	0	捕捉/比较通道 1 中断标志 如果 CC1 通道配置为输出: CC1IF 在计数值等于比较值时置位, 软件写 1 清零。 如果CC1通道配置为输入: 发生捕捉事件时置位, 软件写1清零, 或者软件读 ATIMER_CCR1自动清零。

比特	名称	属性	复位值	描述
0	UIF	R/W	0	Update 事件中断标志, 硬件置位, 软件写 1 清零。 当以下事件发生时, UIF 置位, 并更新 shadow 寄存器 -重复计数器=0, 并且 UDIS=0 的情况下, 计数器发生溢出 -URS=0 且 UDIS=0 的情况下, 软件置位 UG 寄存器初始化计数器 -URS=0且UDIS=0的情况下, 触发事件初始化计数器

#### 15.4.6 ATIMER 事件产生寄存器 ATIMER\_EGR (偏移: 14H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	BG	W	0	软件刹车, 软件置位此寄存器产生刹车事件, 硬件自动清零
6	TIF	W	0	软件触发, 软件置位此寄存器产生触发事件, 硬件自动清零
5	COMG	W	0	软件 COM 事件, 硬件置位, 软件写 1 清零
4	CC4G	W	0	捕捉/比较通道 4 软件触发, 参考 CC1G
3	CC3IF	W	0	捕捉/比较通道 3 软件触发, 参考 CC1G
2	CC2IF	W	0	捕捉/比较通道 2 软件触发, 参考 CC1G
1	CC1IF	W	0	捕捉/比较通道 1 软件触发 如果 CC1 通道配置为输出: CC1IF 置位, 在使能的情况下可以产生相应的中断和 DMA 请求 如果CC1通道配置为输入: 当前计数值被捕捉到 ATIMER_CCR1 寄存器, CC1IF置位, 在使能的情况下可以产生相应的中断和DMA请求
0	UG	W	0	软件 Update 事件, 软件置位此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化计数器并更新shadow寄存器, 预分频计数器被清零。

#### 15.4.7 ATIMER 捕捉/比较模式寄存器 1 ATIMER\_CCMR1 (偏移: 18H)

此寄存器在输出比较和输入捕捉配置下复用为两组不同功能

- 输出比较模式

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

比特	名称	属性	复位值	描述
15	OC2CE	R/W	0	输出比较 2 清零使能, 参考 OC1CE
14:12	OC2M	R/W	0	输出比较 2 模式配置, 参考 OC1M
11	OC2PE	R/W	0	输出比较 2 预装载使能, 参考 OC1PE
10	OC2FE	R/W	0	输出比较 2 快速使能, 参考 OC1FE
9:8	CC2S	R/W	0	捕捉/比较 2 通道选择 00: CC2 通道配置为输出 01: CC2 通道配置为输入, IC2 映射到 TI2 10: CC2 通道配置为输入, IC2 映射到 TI1 11: CC2 通道配置为输入, IC2 映射到 TRC 注意: CC2S仅在通道关闭时 (CC2E=0) 可以写
7	OC1CE	R/W	0	输出比较 1 清零使能 0: OC1REF 不受 ETRF 影响 1: 检测到 ETRF 高电平时, 自动清零 OC1REF
6:4	OC1M	R/W	0	输出比较 1 模式配置, 此寄存器定义 OC1REF 信号的行为 000: 输出比较寄存器 CCR1 和计数器 CNT 的比较结果不会影响输出 001: CCR1=CNT 时, 将 OC1REF 置高 010: CCR1=CNT 时, 将 OC1REF 置低 011: CCR1=CNT 时, 翻转 OC1REF 100: OC1REF 固定为低 (inactive) 101: OC1REF 固定为高 (active) 110: PWM 模式 1 - 在向上计数时, OC1REF 在 CNT<CCR1 时置高, 否则置低; 在向下计数时, OC1REF 在 CNT>CCR1 时置低, 否则置高 111: PWM 模式 2 - 在向上计数时, OC1REF 在 CNT<CCR1 时置低, 否则置高; 在向下计数时, OC1REF 在 CNT>CCR1 时置高, 否则置低
3	OC1PE	R/W	0	输出比较 1 预装载使能 0: CCR1 preload 寄存器无效, CCR1 可以直接写入 1: CCR1 preload 寄存器有效, 针对 CCR1 的读写操作都是访问 preload 寄存器, 当 update event 发生时才将 preload 寄存器的内容转移到 shadow 寄存器中

比特	名称	属性	复位值	描述
2	OC1FE	R/W	0	输出比较 1 快速使能 0: 关闭快速使能, trigger 输入不会影响比较输出 1: 打开快速使能, trigger 输入会立即将 OC1REF 改变为比较值匹配时的输出, 而不管当前实际比较情况 此功能仅在当前通道配置为 PWM1 或 PWM2 模式时有效
1:0	CC1S	R/W	0	捕捉/比较 1 通道选择 00: CC1 通道配置为输出 01: CC1 通道配置为输入, IC1 映射到 T11 10: CC1 通道配置为输入, IC1 映射到 T12 11: CC1 通道配置为输入, IC1 映射到 TRC 注意: CC1S 仅在通道关闭时 (CC1E=0) 可以写

● 输入捕捉模式

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:12	IC2F	R/W	0	输入捕捉 2 滤波
11:10	IC2PSC	R/W	0	输入捕捉 2 预分频
9:8	CC2S	R/W	0	捕捉/比较 2 通道选择 00: CC2 通道配置为输出 01: CC2 通道配置为输入, IC2 映射到 T12 10: CC2 通道配置为输入, IC2 映射到 T11 11: CC2 通道配置为输入, IC2 映射到 TRC 注意: CC2S 仅在通道关闭时 (CC2E=0) 可以写

比特	名称	属性	复位值	描述
7:4	IC1F	R/W	0	输入捕捉 1 滤波 此寄存器定义 TI1 的采样频率和滤波长度 0000: 无滤波, 使用 fDTS 采样 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
3:2	IC1PSC	R/W	0	输入捕捉 1 预分频 00: 无分频 01: 每 2 个事件输入产生一次捕捉 10: 每 4 个事件输入产生一次捕捉 11: 每 8 个事件输入产生一次捕捉 IC1PSC寄存器在CC1E=0时复位
1:0	CC1S	R/W	0	捕捉/比较 1 通道选择 00: CC1 通道配置为输出 01: CC1 通道配置为输入, IC1 映射到 TI1 10: CC1 通道配置为输入, IC1 映射到 TI2 11: CC1 通道配置为输入, IC1 映射到 TRC 注意: CC1S仅在通道关闭时 (CC1E=0) 可以写

#### 15.4.8 ATIMER 捕捉/比较模式寄存器 2 ATIMER\_CCMR2 (偏移: 1CH)

此寄存器在输出比较和输入捕捉配置下复用为两组不同功能。

- 输出比较模式

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	OC4CE	R/W	0	输出比较 4 清零使能, 参考 OC1CE
14:12	OC4M	R/W	0	输出比较 4 模式配置, 参考 OC1M
11	OC4PE	R/W	0	输出比较 4 预装载使能, 参考 OC1PE
10	OC4FE	R/W	0	输出比较 4 快速使能, 参考 OC1FE

比特	名称	属性	复位值	描述
9:8	CC4S	R/W	0	捕捉/比较 4 通道选择 00: CC4 通道配置为输出 01: CC4 通道配置为输入, IC4 映射到 TI4 10: CC4 通道配置为输入, IC4 映射到 TI3 11: CC4 通道配置为输入, IC4 映射到 TRC 注意: CC4S仅在通道关闭时(CC4E=0)可以写
7	OC3CE	R/W	0	输出比较 4 清零使能 0: OC4REF 不受 ETRF 影响 1: 检测到ETRF高电平时, 自动清零 OC4REF
6:4	OC3M	R/W	0	输出比较 3 模式配置, 此寄存器定义 OC3REF 信号的行为 000: 输出比较寄存器 CCR1 和计数器 CNT 的比较结果不会影响输出 001: CCR3=CNT 时, 将 OC3REF 置高 010: CCR3=CNT 时, 将 OC3REF 置低 011: CCR3=CNT 时, 翻转 OC3REF 100: OC3REF 固定为低 (inactive) 101: OC3REF 固定为高 (active) 110: PWM 模式 1 -在向上计数时, OC3REF 在 CNT<CCR3 时置高, 否则置低; 在向下计数时, OC3REF 在 CNT>CCR3 时置低, 否则置高 111: PWM 模式 2 -在向上计数时, OC3REF在CNT<CCR3时置低, 否则置高; 在向下计数时, OC3REF 在 CNT>CCR3 时置高, 否则置低
3	OC3PE	R/W	0	输出比较 3 预装载使能 0: CCR3 preload 寄存器无效, CCR4 可以直接写入 1: CCR3 preload 寄存器有效, 针对 CCR4 的读写操作都是访问preload寄存器, 当update event发生时才将preload寄存器的内容转移到shadow寄存器中
2	OC3FE	R/W	0	输出比较 3 快速使能 0: 关闭快速使能, trigger 输入不会影响比较输出 1: 打开快速使能, trigger 输入会立即将 OC3REF 改变为比较值匹配时的输出, 而不管当前实际比较情况 此功能仅在当前通道配置为 PWM1 或 PWM2 模式时有效

比特	名称	属性	复位值	描述
1:0	CC3S	R/W	0	捕捉/比较 3 通道选择 00: CC3 通道配置为输出 01: CC3 通道配置为输入, IC3 映射到 TI3 10: CC3 通道配置为输入, IC3 映射到 TI4 11: CC3 通道配置为输入, IC3 映射到 TRC 注意: CC3S仅在通道关闭时 (CC3E=0) 可以写

● 输入捕捉模式

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:12	IC4F	R/W	0	输入捕捉 4 滤波
11:10	IC4PSC	R/W	0	输入捕捉 4 预分频
9:8	CC4S	R/W	0	捕捉/比较 4 通道选择 00: CC4 通道配置为输出 01: CC4 通道配置为输入, IC4 映射到 TI4 10: CC4 通道配置为输入, IC4 映射到 TI3 11: CC4 通道配置为输入, IC4 映射到 TRC 注意: CC4S仅在通道关闭时 (CC4E=0) 可以写
7:4	IC3F	R/W	0	输入捕捉 3 滤波 此寄存器定义 TI3 的采样频率和滤波长度 0000: 无滤波, 使用 fDTS 采样 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8

比特	名称	属性	复位值	描述
3:2	IC3PSC	R/W	0	输入捕捉 3 预分频 00: 无分频 01: 每 2 个事件输入产生一次捕捉 10: 每 4 个事件输入产生一次捕捉 11: 每 8 个事件输入产生一次捕捉 IC3PSC寄存器在CC3E=0时复位
1:0	CC3S	R/W	0	捕捉/比较 3 通道选择 00: CC3 通道配置为输出 01: CC3 通道配置为输入, IC3 映射到 TI3 10: CC3 通道配置为输入, IC3 映射到 TI4 11: CC3 通道配置为输入, IC3 映射到 TRC 注意: CC3S仅在通道关闭时(CC1E=0)可以写

#### 15.4.9 ATIMER 捕捉/比较使能寄存器 ATIMER\_CCER (偏移: 20H)

比特	名称	属性	复位值	描述
31:14	RSV	-	-	保留
13	CC4P	R/W	0	捕捉/比较 4 输出极性, 参考 CC1P
12	CC4E	R/W	0	捕捉/比较 4 输出使能, 参考 CC1E
11	CC3NP	R/W	0	捕捉/比较 3 互补输出极性, 参考 CC1NP
10	CC3NE	R/W	0	捕捉/比较 3 互补输出使能, 参考 CC1NE
9	CC3P	R/W	0	捕捉/比较 3 输出极性, 参考 CC1P
8	CC3E	R/W	0	捕捉/比较 3 输出使能, 参考 CC1E
7	CC2NP	R/W	0	捕捉/比较 2 互补输出极性, 参考 CC1NP
6	CC2NE	R/W	0	捕捉/比较 2 互补输出使能, 参考 CC1NE
5	CC2P	R/W	0	捕捉/比较 2 输出极性, 参考 CC1P
4	CC2E	R/W	0	捕捉/比较 2 输出使能, 参考 CC1E
3	CC1NP	R/W	0	捕捉/比较 1 互补输出极性 0: OC1N 高电平为 active 1: OC1N 低电平为 active
2	CC1NE	R/W	0	捕捉/比较 1 互补输出使能 0: OC1N 无效, OC1N 电平由 MOE, OSSI, OSSR, OIS1, OIS1N, CC1E 寄存器决定
1	CC1P	R/W	0	捕捉/比较 1 输出极性 CC1 通道配置为输出时 0: OC1 高电平 active 1: OC1 低电平 active CC1 通道配置为输入时 0: 非取反模式—捕捉在 IC1 的上升沿进行 1: 取反模式—捕捉在 IC1 的下降沿进行

比特	名称	属性	复位值	描述
0	CC1E	R/W	0	捕捉/比较 1 输出使能 CC1 通道配置为输出时 0: OC1 不 active 1: OC1 active CC1 通道配置为输入时 0: 关闭捕捉功能 1: 使能捕捉功能

以下控制寄存器和互补输出通道的状态对应表，其中 MOE 为定时器总输出使能位，OSSI 为 IDLE 状态（MOE=0）下的 off\_state 选择位，OSSR 为 RUN 状态（MOE=1）下的 off\_state 选择位。

Off-state:

控制寄存器					输出状态	
MOE	OSSI	OSSR	CCxE	CCxNE	OCx 输出状态	OCxN 输出状态
1	X	0	0	0	输出关闭（不由ATIMER驱动）,OCx=0,OCx_EN=0	输出关闭（不由ATIMER驱动）,OCxN=0,OCxN_EN=0
		0	0	1	输出关闭（不由ATIMER驱动）,OCx=0,OCx_EN=0	OCxREF + Polarity OCxN=OCxREF xor CCxNP, OCxN_EN=1
		0	1	0	OCxREF + Polarity OCx=OCxREF xor CCxP, OCx_EN=1	Output Disabled (not driven by the timer) OCxN=0, OCxN_EN=0
		0	1	1	OCREF + Polarity + dead- time OCx_EN=1	Complementary to OCREF (not OCREF) + Polarity + dead-time OCxN_EN=1
		1	0	0	Output Disabled (not driven by the timer) OCx=CCxP, OCx_EN=0	Output Disabled (not driven by the timer) OCxN=CCxNP, OCxN_EN=0
		1	0	1	Off-State (output enabled with inactive state) OCx=CCxP, OCx_EN=1	OCxREF + Polarity OCxN=OCxREF xor CCxNP, OCxN_EN=1
		1	1	0	OCxREF + Polarity OCx=OCxREF xor CCxP, OCx_EN=1	Off-State (output enabled with inactive state) OCxN=CCxNP, OCxN_EN=1
		1	1	1	OCREF + Polarity + dead- time OCx_EN=1	Complementary to OCREF (not OCREF) + Polarity + dead-time OCxN_EN=1
0	0	X	0	0	输出关闭（不由ATIMER驱动） OCx=CCxP, OCx_EN=0	输出关闭（不由ATIMER驱动） OCxN=CCxNP, OCxN_EN=0

控制寄存器					输出状态	
MOE	OSSI	OSSR	CCxE	CCxNE	OCx 输出状态	OCxN 输出状态
0	0		0	1	输出关闭（不由ATIMER驱动）	
	0		1	0	如果无时钟：OCx=CCxP, OCx_EN=0, OCxN=CCxNP, OCxN_EN=0	
	0		1	1	如果有时钟：经过死区时间后OCx=OISx, OCxN=OISxN	
	1		0	0	输出关闭（不由ATIMER驱动） OCx=CCxP, OCx_EN=0	输出关闭（不由ATIMER驱动） OCxN=CCxNP, OCxN_EN=0
	1		0	1	Off-state（输出使能, inactive输出）	
	1		1	0	如果无时钟：OCx=CCxP, OCx_EN=1, OCxN=CCxNP, OCxN_EN=1	
	1		1	1	如果有时钟：经过死区时间后OCx=OISx, OCxN=OISxN	

#### 15.4.10 ATIMER 计数器寄存器 ATIMER\_CNT（偏移：24H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R/W	0	计数值

#### 15.4.11 ATIMER 预分频寄存器 ATIMER\_PSC（偏移：28H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R/W	0	计数器时钟（CK_CNT）预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器，在update事件发生时其内容被载入shadow寄存器； 注：支持的最高的PWM输出为12MHz，配置PSC和ARR需注意该条件。

#### 15.4.12 ATIMER 自动重载寄存器 ATIMER\_ARR（偏移：2CH）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	ARR	R/W	0	计数溢出时的自动重载值； 这是一个preload寄存器，在update事件发生时其内容被载入shadow寄存器； 注：支持的最高的PWM输出为12MHz，配置PSC和ARR需注意该条件。

**15.4.13 ATIMER 重复计数寄存器 ATIMER\_RCR (偏移: 30H)**

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	REP	R/W	0	重复计数值。REP不为0时，每次update条件发生时REP递减，当REP=0时触发update事件

**15.4.14 ATIMER 捕捉/比较寄存器 1 ATIMER\_CCR1 (偏移: 34H)**

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR1	R/W	0	捕捉/比较通道1寄存器 如果通道1配置为输出： 这是一个preload寄存器，其内容被载入shadow寄存器后用于与计数器比较产生OC1输出 如果通道1配置为输入： CCR1保存最近一次输入捕捉事件发生时的计数器值，此时CCR1为只读

**15.4.15 ATIMER 捕捉/比较寄存器 2 ATIMER\_CCR2 (偏移: 38H)**

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR2	R/W	0	捕捉/比较通道2寄存器 如果通道2配置为输出： 这是一个preload寄存器，其内容被载入shadow寄存器后用于与计数器比较产生OC2输出 如果通道2配置为输入： CCR2保存最近一次输入捕捉事件发生时的计数器值，此时CCR2为只读

**15.4.16 ATIMER 捕捉/比较寄存器 3 ATIMER\_CCR3 (偏移: 3CH)**

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

比特	名称	属性	复位值	描述
15:0	CCR3	R/W	0	捕捉/比较通道3寄存器 <b>如果通道3配置为输出：</b> 这是一个preload寄存器，其内容被载入shadow寄存器后用于与计数器比较产生OC3输出 <b>如果通道3配置为输入：</b> CCR3保存最近一次输入捕捉事件发生时的计数器值，此时CCR3为只读

#### 15.4.17 ATIMER 捕捉/比较寄存器 4 ATIMER\_CCR4（偏移：40H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR4	R/W	0	捕捉/比较通道4寄存器 <b>如果通道4配置为输出：</b> 这是一个preload寄存器，其内容被载入shadow寄存器后用于与计数器比较产生OC4输出 <b>如果通道4配置为输入：</b> CCR4保存最近一次输入捕捉事件发生时的计数器值，此时CCR4为只读

#### 15.4.18 ATIMER 刹车和死区控制寄存器 ATIMER\_BDTR（偏移：44H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	MOE	R/W	0	输出使能主控 此寄存器控制所有通道的输出使能，每个通道独立的输出使能还需要CCxE和CCxNE来控制。MOE由软件置位，或者在AOE=1的情况下硬件触发自动置位。当刹车输入有效时，MOE被硬件异步清零。 0：关闭OC和OCN输出，具体IO输出状态由OSSI决定 1：使能OC和OCN输出（仍需各个通道的CCxE和CCxNE状态来决定是否输出）
14	AOE	R/W	0	自动输出使能 0：MOE仅能由软件置位 1：MOE可以软件置位，或者由update事件自动置位
13	BKP	R/W	0	刹车极性 0：刹车输入为低电平有效 1：刹车输入为高电平有效

比特	名称	属性	复位值	描述
12	BKE	R/W	0	刹车使能 0: 禁止刹车输入 1: 允许刹车输入
11	OSSR	R/W	0	运行状态下的输出关闭状态选择 仅在MOE=1的情况下, 针对使能了互补输出的通道有效。 0: 输出通道不使能时, OC和OCN不驱动GPIO 1: 输出通道不使能时, OC和OCN驱动GPIO为无效状态
10	OSSI	R/W	0	IDLE状态下的输出关闭状态选择 仅在MOE=0的情况下, 针对输出通道有效。 0: 输出通道不使能时, OC和OCN不驱动GPIO 1: 输出通道不使能时, OC和OCN先驱动空闲状态, 待死区时间结束后, 启动无效状态
9:8	LOCK	R/W	0	寄存器写保护配置 00: 无写保护 01: 保护等级1 – DTG, OISx, OISxN, BKE, BKP, AOE不能改写 10: 保护等级2 –在等级1基础上, CCxP, CCxNP, OSSR, OSSI不能改写 11: 保护等级3 –在等级2基础上, OCxM, OcxFE在相应通道配置为输出时不能改写 注意: LOCK寄存器在被写入非00值之后无法再改写, 写保护后的寄存器只有在ATIMER模块被复位后才能重新写入。
7:0	DTG	R/W	0	死区时间插入, 用于配置互补输出插入的死区时间长度 DTG[7:5]=0xx: DT=DTG[7:0] * tDTS DTG[7:5]=10x: DT=(64+DTG[5:0]) * 2 * tDTS DTG[7:5]=110: DT=(32+DTG[4:0]) * 8 * tDTS DTG[7:5]=111: DT=(32+DTG[4:0]) * 16 * tDTS

#### 15.4.19 ATIMER DMA 控制寄存器 ATIMER\_DCR (偏移: 48H)

比特	名称	属性	复位值	描述
31:13	RSV	-	-	保留

比特	名称	属性	复位值	描述
12:8	DBL	R/W	0	DMA Burst长度 对ATIMER_DMAR寄存器的读写将触发burst DMA操作, burst长度为1~18 00000: 长度=1 00001: 长度=2 ..... 10001: 长度=18 其他: 无效值, 禁止写入
7:5	RSV	-	-	保留
4:0	DBA	R/W	0	DMA基地址, 定义指向寄存器的偏移地址 00000: ATIMER_CR1 00001: ATIMER_CR2 00010: ATIMER_SMCR ..... 注意: 当DBA+DBL超出了ATIMER寄存器地址范围, 则实际burst传输到ATIMER最高寄存器地址后自动停止, 即burst长度会缩短。

#### 15.4.20 ATIMER DMA 访问寄存器 ATIMER\_DMAR (偏移: 4CH)

比特	名称	属性	复位值	描述
31:0	DMAR	R/W	0	DMA burst访问寄存器 在使用DMA burst传输时, 将DMA通道外设地址设置为ATIMER_DMAR, ATIMER会根据DBL的值产生多次DMA请求

#### 15.4.21 ATIMER 刹车输入控制寄存器 ATIMER\_BKCTL (偏移: 60H)

比特	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9	BRK2GATE	R/W	1	ATIMER_BRK2引脚输入门控信号 0: 将ATIMER_BRK2的输入门控成0 1: 不门控
8	BRK1GATE	R/W	1	ATIMER_BRK1引脚输入门控信号 0: 将ATIMER_BRK2的输入门控成0 1: 不门控

比特	名称	属性	复位值	描述
7:4	BRKF	R/W	0	刹车信号的滤波时钟和长度选择 0000: 无滤波 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
3	BRKCOMB	R/W	0	刹车组合控制 0: 两路刹车信号相或 1: 两路刹车信号相与
2	CMP_BRKEN	R/W	0	比较器输出刹车信号使能 0: 禁止比较器刹车信号 1: 使能比较器刹车信号
1	SVD_BRKEN	R/W	0	SVD刹车信号使能 0: 禁止SVD刹车信号 1: 使能SVD刹车信号
0	GTIMER2_TRGO_BRKEN	R/W	0	GTIMER2_TRGO输出刹车信号使能 0: 禁止比较器刹车信号 1: 使能比较器刹车信号

## 15.5 使用流程

### 15.5.1 定时计数模式

1. 配置 ATIMER\_CR1 的 DIR，设置计数方向。
2. 配置 ATIMER\_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 ATIMER\_PSC，设置预分频值。
4. 配置 ATIMER\_ARR，设置自动重载值。
5. 配置 ATIMER\_RCR 为 0，不进行重复计数。
6. 配置 ATIMER\_CR1 的 URS 为 1，设置仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。
7. 配置 ATIMER\_CR1 的 UDIS 为 0，使能 update 事件。
8. 配置 ATIMER\_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，

预分频计数器被清零。

9. 配置 ATIMER\_CR1 的 CEN 为 1，使能计数器。
10. 配置 ATIMER\_DIER 的 UIE 为 1，允许 Update 事件中断。

## 15.5.2 PWM 模式

1. 配置 ATIMER\_CR1 的 DIR，设置计数方向。
2. 配置 ATIMER\_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 ATIMER\_PSC，设置预分频值。
4. 配置 ATIMER\_ARR，设置自动重载值。
5. 配置 ATIMER\_RCR 为 0，不进行重复计数。
6. 根据输出通道配置 ATIMER\_CCMRx 的 CCxS 为 0，设置通道 x 为输出。
7. 配置 ATIMER\_CCMRx 的 OCxM，设置为 PWM 模式 1//2。
8. 配置 ATIMER\_CCER 的 CCxP，设置输出极性。
9. 配置 ATIMER\_CCER 的 CCxE 为 1，通道 x 输出使能。
10. 配置 ATIMER\_BDTR 的 MOE 为 1，该位为输出使能主控，使能 OC 和 OCN 输出。
11. 配置 ATIMER\_CR1 的 URS 为 1，设置仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。
12. 配置 ATIMER\_CR1 的 UDIS 为 0，使能 update 事件。
13. 配置 ATIMER\_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
14. 配置 ATIMER\_CR1 的 CEN 为 1，使能计数器。
15. 配置 ATIMER\_DIER 的 UIE 为 1，允许 Update 事件中断。
16. 配置 ATIMER\_CCRx，设置通道 x 的比较值。

## 15.5.3 输入捕捉模式

1. 配置 ATIMER\_CR1 的 DIR，设置计数方向。
2. 配置 ATIMER\_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 ATIMER\_PSC，设置预分频值。
4. 配置 ATIMER\_ARR，设置自动重载值。
5. 配置 ATIMER\_RCR 为 0，不进行重复计数。
6. 配置 ATIMER\_CCMRx 的 CCxS，设置 CCx 通道为输入，并更根据需求映射。
7. 配置 ATIMER\_CCER 的 CCxP 和 ATIMER\_CCER 的 CCxNP，设置捕捉极性。
8. 配置 ATIMER\_CCMRx 的 ICxF，设置采样频率和滤波长度，一般设置为 0 即可。

9. 配置 ATIMER\_CCMRx 的 ICxPSC，设置输入捕捉预分频。
10. 配置 ATIMER\_CCER 的 CCxE 为 1，使能捕捉功能。
11. 配置 ATIMER\_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
12. 配置 ATIMER\_CR1 的 CEN 为 1，使能计数器。
13. 配置 ATIMER\_DIER 的 CCxIE 为 1，允许通道 x 捕捉中断。

## 15.5.4 互补输出和死区插入

### 96MHz 的周期时间 tDTS = 10.42 ns

1.  $DT = (0 \sim 127) * 10.42 = 0 \sim 1323.34 \text{ ns}$ , DTG[7:5]=0xx:  $DT = DTG[7:0] * tDTS$
2.  $DT = (64 + (0 \sim 63)) * 2 * 10.42 = 1333.76 \sim 2646.68 \text{ ns}$ , DTG[7:5]=10x:  $DT = (64 + DTG[5:0]) * 2 * tDTS$
3.  $DT = (32 + (0 \sim 31)) * 8 * 10.42 = 2667.52 \sim 5251.68 \text{ ns}$ , DTG[7:5]=110:  $DT = (32 + DTG[4:0]) * 8 * tDTS$
4.  $DT = (32 + (0 \sim 31)) * 16 * 10.42 = 5335.04 \sim 10503.36 \text{ ns}$ , DTG[7:5]=111:  $DT = (32 + DTG[4:0]) * 16 * tDTS$

在初始化 PWM 模式前，补充以下配置：

- 配置 ATIMER\_BDTR 的 DTG，设置互补输出的死区时间长度；
- 配置 ATIMER\_CCER 的 CCxNE 为 1，设置预分频值；

## 15.5.5 刹车功能

1. 在初始化 PWM 模式前，补充以下配置。
2. 配置 ATIMER\_BDTR 的 OSSR，设置运行状态下的输出关闭状态。
3. 配置 ATIMER\_BDTR 的 OSSI，设置空闲状态下的输出关闭状态。
4. 配置 ATIMER\_BDTR 的 BKP，设置刹车极性。
5. 配置 ATIMER\_CCER 的 CCxP，设置 OCx 的输出极性。
6. 配置 ATIMER\_CCER 的 CCxNP，设置 OCxN 的输出极性。
7. 配置 ATIMER\_CR2 的 OISx，设置 OCx 的空闲输出状态。
8. 配置 ATIMER\_CR2 的 OISxN，设置 OCxN 的空闲输出状态。
9. 配置 ATIMER\_BDTR 的 AOE，设置 ATIMER\_BDTR 的 MOE 置位方式。
10. 配置 ATIMER\_BDTR 的 BKE 为 1，允许刹车输入。

## 15.5.6 编码器接口模式

1. 配置 ATIMER\_CR1 的 DIR，设置计数方向。
2. 配置 ATIMER\_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 ATIMER\_PSC，设置预分频值。
4. 配置 ATIMER\_ARR，设置自动重载值。
5. 配置 ATIMER\_RCR 为 0，不进行重复计数。
6. 配置 ATIMER\_CCMR1 的 CC1S 为 1，设置 CC1 通道为输入，IC1 映射到 TI1。
7. 配置 ATIMER\_CCMR1 的 CC2S 为 1，设置 CC2 通道为输入，IC2 映射到 TI2。
8. 配置 ATIMER\_CCER 的 CC1P 和 ATIMER\_CCER 的 CC1NP，设置捕捉极性。
9. 配置 ATIMER\_CCER 的 CC2P 和 ATIMER\_CCER 的 CC2NP，设置捕捉极性。
10. 配置 ATIMER\_CCMR1 的 IC1F，设置采样频率和滤波长度，一般设置为 0 即可。
11. 配置 ATIMER\_CCMR1 的 IC2F，设置采样频率和滤波长度，一般设置为 0 即可。
12. 配置 ATIMER\_SMCR 的 SMS，设置 Encoder 模式 1/2/3。
13. 配置 ATIMER\_CCER 的 CC1E 为 1，使能通道 1 捕捉功能。
14. 配置 ATIMER\_CCER 的 CC2E 为 1，使能通道 2 捕捉功能。
15. 配置 ATIMER\_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
16. 配置 ATIMER\_CR1 的 CEN 为 1，使能计数器。
17. 配置 ATIMER\_DIER 的 CC1IE 为 1，允许通道 1 捕捉中断。

## 15.5.7 DMA 模式

输出比较模式下，SRAM 中的值通过 DMA 传输到 ATIMER 的比较寄存器：

1. 在 PWM 模式中软件置位 UG 和使能计数器前，补充以下配置。
2. 配置 ATIMER\_DCR 的 DBL，设置 DMA Burst 长度。
3. 配置 ATIMER\_DCR 的 DBA，设置 DMA 基地址，一般该处的基地址选择相应比较通道对应的捕捉/比较寄存器。
4. 配置 ATIMER\_DIER 的 CCxDE 为 1，允许 CCx DMA 请求。
5. 配置 ATIMER\_CR2 的 CCDS 为 0，发生 CCx 事件时产生 CCxDMA 请求。
6. DMA 控制器配置详细请看 [DMA](#) 章节。
7. 开启 DMA 传输后，当计数器计数值等于比较值时，DMA 将 SRAM 中的值传到基地址。

# 16 GTIMER0/1/2

## 16.1 概述

有 3 个 16 位的通用定时/计数器 GTIMER0/1/2，每个定时器都有自己独立的中断。这些 Timer 可以有多种用途，包括测量输入信号的脉冲宽度（输入捕获），产生输出波形（PWM、带死区时间的互补 PWM），计数器可以向上，向下，向上/下三种计数方向，且计数值可以随时由软件读取。每个 Timer 有 2 路 PWM 输出(可选是否互补)，有 1 路输入捕获。

## 16.2 主要特性

- 16 位向上、向下、向上/下计数自动重载计数器
- 16 位可编程预分频器，支持实时调整计数时钟分频
- 灵活的计数时钟源选择
- 通道可用于输入捕获、输出比较、PWM(边沿或中央对齐模式)、单脉冲输出
- 支持定时器间的级联
- 可编程的带死区时间互补输出
- 带刹车输入信号控制功能，可使 PWM 输出置于一个可设置的状态
- 中断在以下几种情况产生：
  - Update 中断：计数器向上/向下溢出
  - 输入捕获
  - 输出比较
  - 刹车信号输入
- 支持定时器同步使能

## 16.3 寄存器描述

GTIMER0 寄存器基地址：0x40000C00

GTIMER1 寄存器基地址：0x40003400

GTIMER2 寄存器基地址：0x40003800

表 16-1: GTIMER 寄存器列表

偏置	名称	描述
0x00	GTIM_CR	GTIM 控制寄存器
0x04	GTIM_IER	GTIM 中断使能寄存器
0x08	GTIM_SR	GTIM 状态寄存器
0x0C	GTIM_EGR	GTIM 事件产生寄存器
0x10	GTIM_CCMR	GTIM 捕捉/比较模式寄存器
0x14	GTIM_CCER	GTIM 捕获/比较使能寄存器
0x18	GTIM_CNT	GTIM 计数器寄存器
0x1C	GTIM_PSC	GTIM 预分频寄存器
0x20	GTIM_ARR	GTIM 自动重载寄存器
0x24	GTIM_CCR	GTIM 捕捉/比较寄存器
0x28	GTIM_CARS1	GTIM 硬件触发寄存器

### 16.3.1 GTIM 控制寄存器 GTIM\_CR (偏移: 00H)

比特	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28	ADC_HDT	R/W	0	ADC 硬件触发功能使能 1: ADC 硬件触发功能使能; 0: ADC 硬件触发功能禁止;
27	OPA_NKEN	R/W	0	OPA 作为刹车源使能 1: 使能 OPA 作为刹车源; 0: 关闭 OPA 作为刹车源
26	CMP2_BKEN	R/W	0	CMP2 作为刹车源使能 1: 使能 CMP2 作为刹车源; 0: 关闭 CMP2 作为刹车源
25	CMP1_BKEN	R/W	0	CMP1 作为刹车源使能 1: 使能 CMP1 作为刹车源; 0: 关闭 CMP1 作为刹车源
24	CMP0_BKEN	R/W	0	CMP0 作为刹车源使能 1: 使能 CMP0 作为刹车源; 0: 关闭 CMP0 作为刹车源
23	LVD_BKEN	R/W	0	LVD 作为刹车源使能 1: 使能 LVD 作为刹车源; 0: 关闭 LVD 作为刹车源

比特	名称	属性	复位值	描述
22	BREAK2_SEL	R/W	0	<p>Gtimer0 IO 引脚刹车源选择： 1: Gtimer0 选择 Gtimer2 配置的 IO 作为刹车源； 0: Gtimer0 不选择 Gtimer2 配置的 IO 作为刹车源；</p> <p>Gtimer1 IO 引脚刹车源选择： 1: Gtimer1 选择 Gtimer2 配置的 IO 作为刹车源； 0: Gtimer1 不选择 Gtimer2 配置的 IO 作为刹车源；</p> <p>Gtimer2 IO 引脚刹车源选择： 1: Gtimer2 选择 Gtimer1 配置的 IO 作为刹车源； 0: Gtimer2 不选择 Gtimer1 配置的 IO 作为刹车源；</p>
21	BREAK1_SEL	R/W	0	<p>Gtimer0 IO 引脚刹车源选择： 1: Gtimer0 选择 Gtimer1 配置的 IO 作为刹车源； 0: Gtimer0 不选择 Gtimer1 配置的 IO 作为刹车源；</p> <p>Gtimer1 IO 引脚刹车源选择： 1: Gtimer1 选择 Gtimer0 配置的 IO 作为刹车源； 0: Gtimer1 不选择 Gtimer0 配置的 IO 作为刹车源；</p> <p>Gtimer2 IO 引脚刹车源选择： 1: Gtimer2 选择 Gtimer0 配置的 IO 作为刹车源； 0: Gtimer2 不选择 Gtimer0 配置的 IO 作为刹车源；</p>
20	PWMN_IDLE	R/W	0	<p>PWM 输出负向电平 IDLE 状态 1: 电平为高电平； 0: 电平为低电平。</p>
19	PWMP_IDLE	R/W	0	<p>PWM 输出正向电平 IDLE 状态 1: 电平为高电平； 0: 电平为低电平。</p>
18	MOE	R/W	0	<p>输出使能： 1: 输出总使能； 0: 输出禁止</p>
17:16	PWMN_B_S	R/W	0	<p>PWM 刹车触发后, PWM 互补电平状态设置位 00: 低电平； 01: 高电平； 10/11: 高阻状态</p>

比特	名称	属性	复位值	描述
15:14	PWMS_B_S	R/W	0	PWM 刹车触发后, PWM 正向电平状态设置位 00: 低电平; 01: 高电平; 10/11: 高阻状态
13	SOFT_BK	R/W	0	软件触发刹车功能设置位 写 1: 软件触发刹车功能; 0: 软件不触发刹车功能;
12	CEN_ALL	W	0	Gtimer0 1: 同时使能 Gtimer0/1/2 和 LPTIM0/1/2/3 , Atimer , Btimer0/1/2/3 后, 以上定时器 CEN 位同时为 1; 0: 无操作; 读此位始终为 0
11	BKE_POL	R/W	0	刹车信号极性配置: 1: 刹车信号低电平有效; 0: 刹车信号高电平有效;
10	BKE	R/W	0	刹车功能使能: 1: 刹车功能使能; 0: 刹车功能禁止;
9	PWM_DEAD	R/W	0	PWM 死区插入功能使能 0: 避免死区功能关闭; 1: 避免死区功能使能。
8	PWM_INV	R/W	0	互补 PWM 与原 PWM 差分使能 0: 互补 PWM 和原 PWM 同相位 1: 互补 PWM 和原 PWM 反相位
7	MMS	R/W	0	主机模式选择, 用于配置主机模式下向从机发送的同步触发信号 (TRGO) 源 1: UE (update event) 信号被用作 TRGO 0: OC1REF 用作 TRGO
6	ARPE	R/W	0	Auto-reload 预装载使能 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload

比特	名称	属性	复位值	描述
5:4	CMS	R/W	0	计数器对齐模式选择 00: 边沿对齐模式 01: 中央对齐模式 1, 输出比较中断标志仅在计数器向下计数的过程中置位 10: 中央对齐模式 2, 输出比较中断标志仅在计数器向上计数的过程中置位 11: 中央对齐模式 3, 输出比较中断标志在计数器向上向下计数的过程中都会置位
3	CEN_ALL_EN	R/W	0	CEN_ALL 使能 1: 当前 Gtimer 可以被 CEN_ALL 控制; 0: 当前 Gtimer 对 CEN_ALL 信号无效;
2	DIR	R/W	0	计数方向寄存器 0: 向上计数 1: 向下计数 注意: 当定时器配置为中央计数模式时, 此寄存器只读
1	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能

注:

- PWMN\_B\_S 和 PWMS\_B\_S 同设置为高电平或低电平时, 触发刹车后, PWM 输出会概率出现 2us 的电平跳变行为。
- BREAK2\_SEL 和 BREAK1\_SEL 这两个 bit 配置只能为 00b, 01b, 10b, 当为 11b 时, GTimer0/1 是 BREAK1\_SEL 有效, GTimer2 是 BREAK2\_SEL 有效。

### 16.3.2 GTIM 中断使能寄存器 GTIM\_IER (偏移: 04H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	BKE_IE	R/W	0	刹车中断使能; 1: 刹车中断使能; 0: 刹车中断禁止;
1	CCIE	R/W	0	捕捉/比较通道中断使能 0: 禁止捕捉/比较中断 1: 允许捕捉/比较中断

比特	名称	属性	复位值	描述
0	UIE	R/W	0	Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许 Update 事件中断

### 16.3.3 GTIM 状态寄存器 GTIM\_SR (偏移: 08H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	BKE_F	R/W1C	0	刹车中断标志; 1: 处于刹车状态; 0: 未处于刹车状态; 写1清0。
1	CCIF	R/W1C	0	捕捉/比较通道中断标志 如果 CC 通道配置为输出: CCIF 在计数值等于比较值时 置位, 软件写 1 清零。 如果CC通道配置为输入: 发 生捕捉事件时置位, 软件写1 清零, 或者软件读 GTIM_CCR自动清零。
0	UIF	R/W1C	0	Update 事件中断标志, 硬件 置位, 软件写 1 清零。 当发生更新事件时, UIF置位, 并更新shadow寄存器

### 16.3.4 GTIM 事件产生寄存器 GTIM\_EGR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	UG	W	0	软件 Update 事件, 软件置位 此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化 计数器并更新shadow寄存 器, 预分频计数器被清零。

### 16.3.5 GTIM 捕捉/比较模式寄存器 GTIM\_CCMR (偏移: 10H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	CAPCLR	R/W	0	首次捕捉清零控制位 0: 计数器使能后立即计数 1: 计数器使能后保持为 0, 直 到捕捉到第一个沿开始计数

比特	名称	属性	复位值	描述
14:13	ICPSC	R/W	0	捕捉源预分频位 00: 除1 01: 除2 10: 除4 11: 除8
12	CAPFLT	R/W	0	输入捕捉信号滤波使能 0: 无输入滤波功能 1: 有输入滤波功能
11:10	CAPEEDGE	R/W	0	捕获沿触发控制位 00: 上升沿触发 01: 下降沿触发 10/11: 上升或下降沿触发
9:8	CAPSEL	R/W	0	捕捉源选择位 Gtimer0 00: GTIMER0_CH 01: UART0_RX 10: LPTIM0_LPOUT 11: CLK32K_GTIMER0  Gtimer1 00: GTIMER1_CH 01: UART1_RX 10: LPTIM1_LPOUT 11: CLK32K_GTIMER1  Gtimer2 00: GTIMER2_CH 01: I2C_SCL 10: LPTIM2_LPOUT 11: CLK32K_GTIMER2
7	TFLT	R/W	0	外部计数源滤波使能 0: 无滤波功能 1: 有滤波功能
6	TEDGE	R/W	0	计数源边沿选择 0: 上升沿计数 1: 下降沿计数

比特	名称	属性	复位值	描述
5:4	TSSEL	R/W	0	计数源选择位 Gtimer0 00:APBCLK (PCLK) 01:GTIMER2_TRGO (GTIMER2同步触发信号) 10:CLK32K_GTIMER0 (32k 时钟) 11: GTIMER0_CH (GTIMER0捕获输入)  Gtimer1 00:APBCLK (PCLK) 01:GTIMER0_TRGO (GTIMER0同步触发信号) 10:CLK32K_GTIMER1 (32k 时钟) 11:GTIMER1_CH (GTIMER1捕获输入)  Gtimer2 00: APBCLK (PCLK) 01:GTIMER1_TRGO (GTIMER1同步触发信号) 10:CLK32K_GTIMER1 (32k 时钟) 11:GTIMER2_CH (GTIMER2捕获输入)
3:1	RSV	-	-	保留
0	CCS	R/W	0	捕捉/比较 1 通道选择 0: CC 通道配置为输出 1: CC 通道配置为输入 注意: CCS仅在通道关闭时 (CCE=0) 可以写

注: TSSEL 计数源选择位, 若设置 11b: GTIMER0\_CH 捕获输入, 即通过 GTIMER0\_CH 的 GPIO 获取时钟输入, 若此时同时设置 GTIMERx\_CH 和 GTIMERx\_CHN 作为 PWM 输出, 则 GTIMERx\_CH 会有冲突, 按照 PA-PG 的顺序, 靠前的 GPIO 复用功能优先。一般应用不这么使用, 需要注意此点。

### 16.3.6 GTIM 捕捉/比较使能寄存器 GTIM\_CCER (偏移: 14H)

比特	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	CCP	R/W	0	CC 通道配置为输出时极性 0: CNT<CCR 时输出高电平 1: CNT>CCR时输出高电平

比特	名称	属性	复位值	描述
0	CCE	R/W	0	捕捉/比较输出使能 CC 通道配置为输出时 0: OC 无输出 1: OC 有输出 CC 通道配置为输入时 0: 关闭捕捉功能 1: 使能捕捉功能

### 16.3.7 GTIM 计数寄存器 GTIM\_CNT (偏移: 18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R	0	计数器值

### 16.3.8 GTIM 预分频寄存器 GTIM\_PSC(偏移: 1CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC	R/W	0	计数器时钟 (CK_CNT) 预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器。 注: 支持的最高的PWM输出为12MHz, 配置的PSC和ARR需注意该条件。

注: 不使能 preload, 依旧要等到有 update 事件才能使 psc 值载入 shadow 寄存器

### 16.3.9 GTIM 自动重载寄存器 GTIM\_ARR (偏移: 20H)

比特	名称	属性	复位值	描述
31:16	ARRN	R/W	0	计数溢出时的自动重载值, 互补计数器 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器
15:0	ARR	R/W	0	计数溢出时的自动重载值 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器。 注: 支持的最高的PWM输出为12MHz, 配置的PSC和ARR需注意该条件。

### 16.3.10 GTIM 捕捉/比较寄存器 GTIM\_CCR (偏移：24H)

比特	名称	属性	复位值	描述
31:16	CCRN	R/W	0	捕捉/比较通道寄存器, 互补计数器 <b>如果通道配置为输出:</b> 用于与计数器比较产生 OC 输出
15:0	CCR	R/W	0	捕捉/比较通道寄存器 <b>如果通道配置为输出:</b> 用于与计数器比较产生 OC 输出。注意: 中央对齐模式中, 当此值设置和 ARR 相等时, 向上计数过程中无法产生 CCIF 中断, 只有向下计数过程会产生中断。 <b>如果通道配置为输入:</b> CCR 保存最近一次输入捕捉事件发生时的计数器值, 此时 CCR 为只读

注: CCR 寄存器不是 preload 寄存器, 写入后将立即生效, 需注意配置时机。

### 16.3.11 GTIM 硬件触发寄存器 GTIM\_CARS1(偏移：28H)

比特	名称	属性	复位值	描述
31:16	ARRS1	R/W	0	ADC 硬件触发时间设置; 此位用来设置 ADC 硬件触发点。 通过此组寄存器, 设置一组 PWM 时间点, 通过 PWM 的上升沿和下降沿 (有效沿在 ADC 中可以设置), 来硬件触发 ADC
15:0	CCRS1	R/W	0	ADC 硬件触发时间设置; 此位用来设置 ADC 硬件触发点。 通过此组寄存器, 设置一组 PWM 时间点, 通过 PWM 的上升沿和下降沿 (有效沿在 ADC 中可以设置), 来硬件触发 ADC

## 16.4 使用说明

### 16.4.1 计数器模式

- 往上计数
  - 在往上计数模式中，counter 从 0 计数到自动重载值，然后重新到 0 开始计数，并产生中断。而且在此时，UEV 事件发生。
  - 当 UEV 事件发生时，芯片内部加载寄存器才会被更新。
- 往下计数
  - 在往下计数模式中，counter 从自动重载值计数到 0，然后重新到自动重载值开始计数，并产生中断。而且在此时，UEV 事件发生。
  - 当 UEV 事件发生时，芯片内部加载寄存器才会被更新。
- 中央对齐模式（上下计数）
  - 在中央对齐模式中，counter 从 0 计数到自动重载值-1，产生中断；然后又从自动重载值计数到 1，产生中断；然后又从 0 开始计数。当 counter 处于中央对齐模式时，DIR 寄存器无效。
  - 每次向上溢出和向下溢出时，UEV 事件发生。
  - 当 UEV 事件发生时，芯片内部加载寄存器才会被更新。

### 16.4.2 输入捕获模式

在输入捕获模式中，当在相应的 ICx 信号出现触发沿的时候，捕捉寄存器（CCR）会把当时的 counter 值保存下来。当一次捕获发生后，相应的中断标志被置位，同时产生一次捕获中断。CCIF 由软件清 0。触发变化沿可以由寄存器控制是上升沿或下降沿。捕捉源可以选择滤波或不滤波

### 16.4.3 PWM 模式

PWM 模式可以产生波形，其频率取决于 ARR 寄存器和 PSC，而占空比取决于 CCR 寄存器。

- PWM 边沿对齐模式

- 向上计数

向上计数的情况下，配置 GTIM\_CCER.CCP 为 0 时，OCxREF 信号在  $CNT < CCR$  时为高电平，否则为低电平。如果 CCR 值大于 ARR 值，则 OCxREF 被锁定为 1；如果 CRR 为 0，则 OCxREF 被固定为 0。下图为 ARR=7 时的 PWM 波形实例




图 16-1: PWM 向上计数时序图

#### ➤ 向下计数

向下计数的情况下，配置 `GTIM_CCER.CCP` 为 0 时，`OCxREF` 信号在  $CNT > CCR$  时为低电平，否则为高电平。如果 `CCR` 值大于 `ARR` 值，则 `OCxREF` 被锁定为 1；如果 `CRR` 为 0，则 `OCxREF` 被固定为 0。

#### ● PWM 中央对齐模式

根据 `GTIM_CR.CMS` 位的配置，比较标志可以在计数器向上计数时置 1、比较标志可以在计数器向下计数时置 1、比较标志可以在计数器向上和向下计数时置 1。下图为 `ARR=7` 时的 PWM 波形实例。




图 16-2: PWM 中央对齐时序图

#### 16.4.4 互补输出和死区插入

互补输出: Gtimer0、1、2 均可输出两路互补 PWM, 配置 GTIM\_CCR.CCR 和 GTIM\_CCR.CCRN, 使能 GTIM\_CR.PWM\_DEAD 后, 可输出互补信号 OCx 和 OCxN。(注: 使能了 GTIM\_CR.PWM\_DEAD 后, 会以 CCRN 和 CCR 的最小值去做 CCR, 以 ARRn 和 ARR 的最大值做 ARR)。

死区插入: 死区时间由 GTIM\_ARR.ARR 和 GTIM\_ARR.ARRN 的差值、GTIM\_CCR.CCR 和 GTIM\_CCR.CCRN 的差值决定。(注: 当 ARR=2 CCR=1 这种情况下不能调节出死区)。

#### 16.4.5 刹车功能

可使用软件刹车或硬件刹车功能, 且可选择多种片内外设触发刹车功能。刹车触发后 PWM 的极性状态由 GTIM\_CR.PWMS\_B\_S 和 GTIM\_CR.PWMN\_B\_S 决定。刹车生效后, GTIM\_CR.MOE 会被置 0, 若需要重新输出 PWM, 则需要重新手动将 GTIM\_CR.MOE 置 1。

## 16.5 使用流程

注：

- 若想将 GTIM\_ARR、GTIM\_CCR、GTIM\_PSC 的值立即载入到 shadow 寄存器中，则写入后手动将 GTIM\_EGR 写 1 触发 Update 事件，并清除 GTIM\_SR.UIF 状态。
- 使能了 GTIM\_CR.ARPE 后，新的 GTIM\_ARR、GTIM\_CCR、GTIM\_PSC 值会在触发 Update 事件后才会载入到 shadow 寄存器中。

### 16.5.1 普通定时器

1. 配置 GTIM\_CCMR.TSSEL，选择计数时钟源。
2. 配置 GTIM\_ARR.ARR，设置重载值。
3. 配置 GTIM\_PSC.PSC，设置预分频值。
4. 配置 GTIM\_EGR 为 1，手动产生 Update 事件将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 GTIM\_SR.UIF。
5. 配置 GTIM\_CR.DIR 和 GTIM\_CR.CMS，设置计数方向和计数器对齐模式。
6. 选择配置 GTIM\_IER.UIE 中断使能。
7. 配置 GTIM\_CR.CEN，启动 Gtimer 计数。

### 16.5.2 PWM 输出

1. 根据 IO 复用关系，将 IO 复用为 GTIM\_CH 和 GTIM\_CHN。
2. 配置 GTIM\_CCMR.TSSEL，选择计数时钟源。
3. 配置 GTIM\_ARR.ARR 和 ARRN，设置重载值和互补重载值(注：这两个值本身并不互补)。
4. 配置 GTIM\_CCR.CCR 和 CCRN，设置比较值和互补比较值(注：同上)。
5. 配置 GTIM\_PSC.PSC，设置预分频值。
6. 配置 GTIM\_EGR 为 1，手动产生 Update 事件将 CCR、ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 GTIM\_SR.UIF；
7. 配置 GTIM\_CR.PWM\_INV，设置互补 PWM 和原 PWM 的相位。
8. 若 7.配置为反相位，则必须配置 GTIM\_CR.PWM\_DEAD，使能死区功能。
9. 配置 GTIM\_CR.DIR 和 GTIM\_CR.CMS，设置计数方向和计数器对齐模式。
10. 配置 GTIM\_CCMR.CCS 为 0，设置通道为输出。
11. 配置 GTIM\_CCER.CCP，设置通道输出极性。
12. 配置 GTIM\_CCER.CCE 为 1，使能 OC 通道输出。
13. 选择配置 GTIM\_IER.CCIE 中断使能。

14. 配置 GTIM\_CR.CEN，启动 Gtimer 计数。
15. 配置 GTIM\_CR.MOE 为 1，使能总输出。

### 16.5.3 输入捕获

1. 根据 IO 复用关系，将 IO 复用为 GTIM\_CH。
2. 配置 GTIM\_CCMR.CAPSEL，设置捕捉源。
3. 配置 GTIM\_CCMR.ICPSC，设置捕捉源分频。
4. 配置 GTIM\_CCMR.CAPEDGE，设置捕捉源触发方式。
5. 配置 GTIM\_CCMR.TSSEL，选择计数时钟源。
6. 配置 GTIM\_ARR.ARR，设置重载值。
7. 配置 GTIM\_PSC.PSC，设置预分频值。
8. 配置 GTIM\_EGR 为 1，手动产生 Update 事件将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 GTIM\_SR.UIF。
9. 配置 GTIM\_CR.DIR 和 GTIM\_CR.CMS，设置计数方向和计数器对齐模式。
10. 配置 GTIM\_CCMR.CCS 为 1，设置通道为输入。
11. 配置 GTIM\_CCER.CCE 为 1，使能捕捉功能。
12. 若使用捕捉中断，配置 GTIM\_IER.CCIE 为 1，使能捕捉中断。
13. 配置 GTIM\_CR.CEN，启动 Gtimer 计数。

### 16.5.4 刹车功能

#### 硬件刹车使用流程：

1. 配置 GTIM\_CR.OPA\_BKEN、GTIM\_CR.CMP2\_BKEN、GTIM\_CR.CMP1\_BKEN、GTIM\_CR.CMP0\_BKEN、LVD\_BKEN、GTIM\_CR.BREAK1\_SEL 和 GTIM\_CR.BREAK2\_SEL，选择刹车源，可同时选择多个刹车源。
2. 根据刹车源，将 IO 复用为 GTIM\_BK 或模拟接口。
3. 配置 GTIM\_CR.BKE\_POL，设置刹车信号极性。
4. 配置 GTIM\_CR.PWMN\_B\_S 和 GTIM\_CR.PWMS\_B\_S，刹车触发后 PWM 的极性状态。
5. 配置 GTIM\_CR.PWMP\_IDLE 和 GTIM\_CR.PWMN\_IDLE，刹车触发后 PWM 的 IDLE 极性状态。
6. 配置 GTIM\_CR.BKE 为 1，使能刹车功能。
7. 配置 PWM 输出，见 [15.5.2 PWM 模式](#) 章节。
8. 选择配置刹车中断，配置 GTIM\_IER.BKE\_IE 为 1，使能刹车中断。
9. 配置 GTIM\_CR.CEN，启动 Gtimer 计数。

10. 配置 GTIM\_CR.MOE 为 1，使能总输出。

**软件刹车使用流程：**

1. 配置 GTIM\_CR.BREAK1\_SEL 和 GTIM\_CR.BREAK2\_SEL，选择刹车源。
2. 配置 GTIM\_CR.BKE\_POL，设置刹车信号极性。
3. 配置 GTIM\_CR.PWMN\_B\_S 和 GTIM\_CR.PWMS\_B\_S，刹车触发后 PWM 的极性状态。
4. 配置 GTIM\_CR.PWMP\_IDLE 和 GTIM\_CR.PWMN\_IDLE，刹车触发后 PWM 的 IDLE 极性状态。
5. 配置 GTIM\_CR.BKE 为 1，使能刹车功能。
6. 配置 PWM 输出，见 [15.5.2 PWM 模式](#) 章节。
7. 选择配置刹车中断，配置 GTIM\_IER.BKE\_IE 为 1，使能刹车中断。
8. 配置 GTIM\_CR.CEN，启动 Gtimer 计数。
9. 配置 GTIM\_CR.MOE 为 1，使能总输出。
10. 配置 GTIM\_CR.SOFT\_BK 为 1，软件触发刹车信号。

# 17 BTIMER0/1

## 17.1 概述

基本定时/计数器 BTIMER0 和 BTIMER1 共用同一个中断，包含多种用途，16bit 向上定时/计数器，产生输出 PWM 波形，脉冲输出，且计数值可以随时由软件设置和读取。

## 17.2 主要特性

- 16 位向上计数自动重载计数器
- 16 位可编程预分频器，支持实时调整计数时钟分频
- 单通道 PWM 输出比较、单脉冲输出
- 中断在以下几种情况产生：
  - 计数器向上溢出产生 UE 中断
  - 输出比较中断
- 支持定时器同步使能

## 17.3 寄存器描述

BTIMER0、BTIMER1 寄存器基地址：0x40002C00

表 17-1: BTIMER0/BTIMER1 寄存器列表

偏置	名称	描述
0x00	BTIM0_CR	BTIM0 控制寄存器
0x04	BTIM01_DIER	BTIM01 中断使能寄存器
0x08	BTIM01_SR	BTIM01 原始中断状态寄存器
0x0C	BTIM0_EGR	BTIM0 事件产生寄存器
0x10	BTIM0_CNT	BTIM0 计数器寄存器
0x14	BTIM0_PSC	BTIM0 预分频寄存器
0x18	BTIM0_ARR	BTIM0 自动重载寄存器
0x1C	BTIM0_CCR	BTIM0 比较寄存器
0x20	BTIM1_CR	BTIM1 控制寄存器
0x24	BTIM1_EGR	BTIM1 事件产生寄存器
0x28	BTIM1_CNT	BTIM1 计数器寄存器
0x2C	BTIM1_PSC	BTIM1 预分频寄存器
0x30	BTIM1_ARR	BTIM1 自动重载寄存器
0x34	BTIM1_CCR	BTIM1 比较寄存器

### 17.3.1 BTIM0 控制寄存器 BTIM0\_CR (偏移: 00H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	MMS	R/W	0	1: 输出 PWM 频率 0: 输出 beep 频率
6	ARPE	R/W	0	Auto-reload 预装载使能 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
5	RSV	-	-	保留
4	CEN_ALL	R/W	0	除 Btimer0 外所有计数器使能 1: 写此位后, Btimer0 以外的其它 Btimer, Gtimer0/1/2, LPTimer0/1/2/3, Atimer 的 CEN 位同时为 1, 开始计数; 0: 无操作; 读此位始终为 0;
3	CEN_ALL_EN	R/W	0	CEN_ALL 使能 1: 当前 Btimer0 可以受除 Btimer0 以外的其它 Btimer, Atimer, Gtimer0/1/2, LPTimer0/1/2/3 的 CEN_ALL 控制; 0: 当前 Btimer0 对 CEN_ALL 信号无效;
2	CCP	R/W	0	TRGO 输出极性 0: 正向输出 1: 反向输出
1	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能

### 17.3.2 BTIM01 中断使能寄存器 BTIM01\_DIER (偏移: 04H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	CCIE1	R/W	0	BTIM1 比较通道中断使能 0: 禁止比较中断 1: 允许比较中断

比特	名称	属性	复位值	描述
2	UIE1	R/W	0	BTIM1 Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许Update事件中断
1	CCIE0	R/W	0	BTIM0 比较通道中断使能 0: 禁止比较中断 1: 允许比较中断
0	UIE0	R/W	0	BTIM0 Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许 Update 事件中断

### 17.3.3 BTIM01 原始中断状态寄存器 BTIM01\_SR (偏移: 08H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	CCIF1	R/W1C	0	BTIM1 比较通道中断标志 CCIF在计数值等于比较值时置位, 软件写1清零。
2	UIF1	R/W1C	0	BTIM1 Update 事件中断标志, 硬件置位, 软件写 1 清零。 当发生更新事件时, UIF置位, 并更新shadow寄存器
1	CCIF0	R/W1C	0	BTIM0 比较通道中断标志 CCIF 在计数值等于比较值时置位, 软件写 1 清零。
0	UIF0	R/W1C	0	BTIM0 Update 事件中断标志, 硬件置位, 软件写 1 清零。 当发生更新事件时, UIF置位, 并更新shadow寄存器

### 17.3.4 BTIM0 事件产生寄存器 BTIM0\_EGR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	UG0	W	0	软件 Update 事件, 软件置位 此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化 计数器并更新shadow寄 存器, 预分频计数器被清零。

注: 预分频计数器为内部对应 PSC 寄存器的一个计数器, 该计数器不可见。

### 17.3.5 BTIM0 计数器寄存器 BTIM0\_CNT (偏移: 10H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT0	R	0	计数器值

### 17.3.6 BTIM0 预分频寄存器 BTIM0\_PSC (偏移: 14H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC0	R/W	0	计数器时钟 (CK_CNT) 预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器 注: 支持的最高的PWM输出为12MHz, 配置的PSC和ARR需注意该条件。

注: 使能或不使能 preload, 该寄存器都要等到 update 事件才能将 psc 值载入 shadow 寄存器

### 17.3.7 BTIM0 自动重载寄存器 BTIM0\_ARR (偏移: 18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	ARR	R/W	0	计数溢出时的自动重载值 这是一个preload寄存器, 当preload功能使能时在update事件发生时其值被载入shadow寄存器; 当preload功能不使能时, 写入该寄存器的值会立刻被载入shadow寄存器; 注: 支持的最高的PWM输出为12MHz, 配置的PSC和ARR需注意该条件。

### 17.3.8 BTIM0 比较寄存器 BTIM0\_CCR (偏移: 1CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

比特	名称	属性	复位值	描述
15:0	CCR0	R/W	0	比较通道寄存器 这是一个 preload 寄存器，当 preload 功能使能时在 update 事件发生时其值被载入 shadow 寄存器；当 preload 功能不使能时，写入该寄存器的值会立刻被载入 shadow 寄存器；

注：CCR 寄存器不是 preload 寄存器，写入后将立即生效，需注意配置时机。

### 17.3.9 BTIM1 控制寄存器 BTIM1\_CR (偏移：20H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	MMS	R/W	0	1: 输出 PWM 频率 0: 输出 beep 频率
6	ARPE	R/W	0	Auto-reload 预装载使能 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
5	RSV	-	-	保留
4	CEN_ALL	R/W	0	除 Btimer1 外所有计数器使能 1: 写此位后，Btimer1 以外的其它 Btimer, Gtimer0/1/2, LPTimer0/1/2/3, Atimer 的 CEN 位同时为 1，开始计数； 0: 无操作； 读此位始终为 0；
3	CEN_ALL_EN	R/W	0	CEN_ALL 使能 1: 当前 Btimer1 可以受除 Btimer1 以外的其它 Btimer, Atimer, Gtimer0/1/2, LPTimer0/1/2/3 的 CEN_ALL 控制； 0: 当前 Btimer1 对 CEN_ALL 信号无效；
2	CCP	R/W	0	TRGO 输出极性 0: 正向输出 1: 反向输出
1	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止（自动清零 CEN）
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能

### 17.3.10 BTIM1 事件产生寄存器 BTIM1\_EGR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	UG1	W	0	软件 Update 事件, 软件置位此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化计数器并更新shadow寄存器, 预分频计数器被清零。

注: 预分频计数器为内部对应 PSC 寄存器的一个计数器, 该计数器不可见。

### 17.3.11 BTIM1 计数器寄存器 BTIM1\_CNT (偏移: 10H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT1	R	0	计数器值

### 17.3.12 BTIM1 预分频寄存器 BTIM1\_PSC (偏移: 14H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC1	R/W	0	计数器时钟 (CK_CNT) 预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器

注: 使能或不使能 preload, 该寄存器都要等到 update 事件才能将 psc 值载入 shadow 寄存器

### 17.3.13 BTIM1 自动重载寄存器 BTIM1\_ARR (偏移: 18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	ARR1	R/W	0	计数溢出时的自动重载值 这是一个preload寄存器, 当preload功能使能时在update事件发生时其值被载入shadow寄存器; 当preload功能不使能时, 写入该寄存器的值会立刻被载入shadow寄存器;

### 17.3.14 BTIM1 比较寄存器 BTIM1\_CCR (偏移: 1CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	CCR1	R/W	0	比较通道寄存器 寄存器用于与计数器比较产生 OC 输出

注：CCR 寄存器不是 preload 寄存器，写入后将立即生效，需注意配置时机。

## 17.4 使用说明

### 17.4.1 计数器模式

- 向上计数

- 基本定时器只支持向上计数模式
- 计数器使能后，CNT 计数器从 0 计数到自动重载值，产生溢出事件并且原始中断标志 UIF(Update Interrupt Flag)置位，然后重新从 0 开始计数。
- 软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器(该计数器不可见)自动清零。设置 UG 寄存器会触发 UIF (Update Interrupt Flag) 中断标志置位。
- 当 update event 发生时，BTIM\_ARR 和 BTIM\_PSC 的值会更新到相应的 shadow 寄存器中。




图 17-1: 向上计数波形，内部时钟不分频




图 17-2: 向上计数波形, 内部时钟 2 分频




图 17-3: ARPE=0 update event 计数波形




图 17-4: ARPE=1 update event 计数波形

### 17.4.2 PWM 模式

PWM 模式可以产生波形，其频率取决于 ARR 和 PSC 寄存器，而占空比取决于 CCR 寄存器。

配置 BTIM\_CR 寄存器中的 CCP 为 0 时，OCxREF 信号在  $CNT < CCR$  时为高电平，否则为低电平。当 BTIM\_CR 寄存器中的 CCP 为 1 时，OCxREF 信号在  $CNT < CCR$  时为低电平，否则为高电平。如果 CCR 值大于 ARR 值，则 OCxREF 被锁定为 1；如果 CRR 为 0，则 OCxREF 被固定为 0。下图为 ARR=7 时的 PWM 波形实例。




图 17-5: PWM 向上计数波形图(ARR=7)

### 17.4.3 蜂鸣器频率输出

当配置 BTIM\_CR 寄存器中的 MMS 为 0 时，输出蜂鸣器频率：

$$F_{\text{beep}} = F_{\text{ck\_cnt}} / (2 * (\text{ARR} + 1))$$

## 17.5 使用流程

注：

- 若想将 BTIM\_ARR、BTIM\_CCR、BTIM\_PSC 的值立即载入到 shadow 寄存器中，则写入后手动将 BTIM\_EGR 写 1 触发 Update 事件，并清除 BTIM\_SR.UIF 状态。
- 使能了 BTIM\_CR.ARPE 后，新的 BTIM\_ARR、BTIM\_CCR、BTIM\_PSC 值会在触发 update event 后才会载入到 shadow 寄存器中。

### 17.5.1 普通定时器

1. 配置 BTIM\_ARR，设置重载值。
2. 配置 BTIM\_PSC，设置预分频值。
3. 配置 BTIM\_EGR 为 1，手动产生 update event 将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 BTIM\_SR.UIF。
4. 配置 BTIM\_CR.OPM 为 0，即 UE 事件发生时计数器不停止。

5. 使能 BTIM\_ARPE 为 1，即使能 preload 功能。
6. 选择配置 BTIM\_DIER.UIE 中断使能。
7. 配置 BTIM\_CR.CEN，启动 Btimer 计数。

## 17.5.2 PWM 输出

1. 根据 IO 复用关系，将 IO 复用为 BTIMER\_OUT。
2. 配置 BTIM\_ARR，设置重载值。
3. 配置 BTIM\_CCR，设置比较值。
4. 配置 BTIM\_PSC，设置预分频值。
5. 配置 BTIM\_EGR 为 1，手动产生 update event 将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 BTIM\_SR.UIF。
6. 配置 BTIM\_CR.OPM 为 0，即 UE 事件发生时计数器不停止。
7. 配置 BTIM\_CR.CCP 为 0，即 TRGO 为正向输出极性。
8. 配置 BTIM\_CR.MMS 为 1，使能输出 PWM 波形。
9. 使能 BTIM\_ARPE 为 1，即使能 preload 功能。
10. 选择配置 BTIM\_DIER.CCIF 中断使能。
11. 配置 BTIM\_CR.CEN，启动 BTIMER 计数。

# 18 BTIMER2/3

## 18.1 概述

基本定时/计数器 BTIMER2 和 BTIMER3 共用同一个中断，包含多种用途，16bit 向上定时/计数器，产生输出 PWM 波形，脉冲输出，且计数值可以随时由软件设置和读取。

## 18.2 主要特性

- 16 位向上计数自动重载计数器
- 16 位可编程预分频器，支持实时调整计数时钟分频
- 单通道 PWM 输出比较、单脉冲输出
- 中断在以下几种情况产生：
  - 计数器向上溢出产生 UE 中断
  - 输出比较中断
- 支持定时器同步使能

## 18.3 寄存器描述

BTIMER2、BTIMER3 寄存器基地址：0x40007000

表 18-1: BTIMER2/BTIMER3 寄存器列表

偏置	名称	描述
0x00	BTIM2_CR	BTIM2 控制寄存器
0x04	BTIM23_DIER	BTIM23 中断使能寄存器
0x08	BTIM23_SR	BTIM23 原始中断状态寄存器
0x0C	BTIM2_EGR	BTIM2 事件产生寄存器
0x10	BTIM2_CNT	BTIM2 计数器寄存器
0x14	BTIM2_PSC	BTIM2 预分频寄存器
0x18	BTIM2_ARR	BTIM2 自动重载寄存器
0x1C	BTIM2_CCR	BTIM2 比较寄存器
0x20	BTIM3_CR	BTIM3 控制寄存器
0x24	BTIM3_EGR	BTIM3 事件产生寄存器
0x28	BTIM3_CNT	BTIM3 计数器寄存器
0x2C	BTIM3_PSC	BTIM3 预分频寄存器
0x30	BTIM3_ARR	BTIM3 自动重载寄存器
0x34	BTIM3_CCR	BTIM3 比较寄存器

### 18.3.1 BTIM2 控制寄存器 BTIM2\_CR (偏移: 00H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	MMS	R/W	0	1: 输出 PWM 频率 0: 输出 beep 频率
6	ARPE	R/W	0	Auto-reload 预装载使能 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
5	RSV	-	-	保留
4	CEN_ALL	R/W	0	除 Btimer2 外所有计数器使能 1: 写此位后, Btimer2 以外的其它 Btimer, Gtimer0/1/2, LPTimer0/1/2/3, Atimer 的 CEN 位同时为 1, 开始计数; 0: 无操作; 读此位始终为 0;
3	CEN_ALL_EN	R/W	0	CEN_ALL 使能 1: 当前 Btimer2 可以受除 Btimer2 以外的其它 Btimer, Atimer, Gtimer0/1/2, LPTimer0/1/2/3 的 CEN_ALL 控制; 0: 当前 Btimer2 对 CEN_ALL 信号无效;
2	CCP	R/W	0	TRGO 输出极性 0: 正向输出 1: 反向输出
1	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能

### 18.3.2 BTIM23 中断使能寄存器 BTIM23\_DIER (偏移: 04H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	CCIE3	R/W	0	BTIM3 比较通道中断使能 0: 禁止比较中断 1: 允许比较中断

比特	名称	属性	复位值	描述
2	UIE3	R/W	0	BTIM3 Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许Update事件中断
1	CCIE2	R/W	0	BTIM2 比较通道中断使能 0: 禁止比较中断 1: 允许比较中断
0	UIE2	R/W	0	BTIM2 Update 事件中断使能 0: 禁止 Update 事件中断 1: 允许 Update 事件中断

### 18.3.3 BTIM23 原始中断状态寄存器 BTIM23\_SR (偏移: 08H)

比特	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	CCIF3	R/W1C	0	BTIM3 比较通道中断标志 CCIF在计数值等于比较值时置位, 软件写1清零。
2	UIF3	R/W1C	0	BTIM3 Update 事件中断标志, 硬件置位, 软件写 1 清零。 当发生更新事件时, UIF置位, 并更新shadow寄存器
1	CCIF2	R/W1C	0	BTIM2 比较通道中断标志 CCIF 在计数值等于比较值时置位, 软件写 1 清零。
0	UIF2	R/W1C	0	BTIM2 Update 事件中断标志, 硬件置位, 软件写 1 清零。 当发生更新事件时, UIF置位, 并更新shadow寄存器

### 18.3.4 BTIM2 事件产生寄存器 BTIM2\_EGR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	UG2	W	0	软件 Update 事件, 软件置位 此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化 计数器并更新shadow寄 存器, 预分频计数器被清零。

注: 预分频计数器为内部对应 PSC 寄存器的一个计数器, 该计数器不可见。

### 18.3.5 BTIM2 计数器寄存器 BTIM2\_CNT (偏移: 10H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT2	R	0	计数器值

### 18.3.6 BTIM2 预分频寄存器 BTIM2\_PSC (偏移: 14H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC2	R/W	0	计数器时钟 (CK_CNT) 预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器

注: 使能或不使能 preload, 该寄存器都要等到 update 事件才能将 psc 值载入 shadow 寄存器

### 18.3.7 BTIM2 自动重载寄存器 BTIM2\_ARR (偏移: 18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	ARR	R/W	0	计数溢出时的自动重载值 这是一个preload寄存器, 当preload功能使能时在update事件发生时其值被载入shadow寄存器; 当preload功能不使能时, 写入该寄存器的值会立刻被载入shadow寄存器;

### 18.3.8 BTIM2 比较寄存器 BTIM2\_CCR (偏移: 1CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	CCR2	R/W	0	比较通道寄存器 这是一个 preload 寄存器, 当 preload 功能使能时在 update 事件发生时其值被载入 shadow 寄存器; 当 preload 功能不使能时, 写入该寄存器的值会立刻被载入 shadow 寄存器;

注: CCR 寄存器不是 preload 寄存器, 写入后将立即生效, 需注意配置时机。

### 18.3.9 BTIM3 控制寄存器 BTIM3\_CR (偏移: 20H)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	MMS	R/W	0	1: 输出 PWM 频率 0: 输出 beep 频率
6	ARPE	R/W	0	Auto-reload 预装载使能 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
5	RSV	-	-	保留
4	CEN_ALL	R/W	0	除 Btimer3 外所有计数器使能 1: 写此位后, Btimer3 以外的其它 Btimer, Gtimer0/1/2, LPTIM0/1/2/3, Atimer 的 CEN 位同时为 1, 开始计数; 0: 无操作; 读此位始终为 0;
3	CEN_ALL_EN	R/W	0	CEN_ALL 使能 1: 当前 Btimer3 可以受除 Btimer3 以外的其它 Btimer, Atimer, Gtimer0/1/2, LPTimer0/1/2/3 的 CEN_ALL 控制; 0: 当前 Btimer3 对 CEN_ALL 信号无效;
2	CCP	R/W	0	TRGO 输出极性 0: 正向输出 1: 反向输出
1	OPM	R/W	0	单脉冲输出模式 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
0	CEN	R/W	0	计数器使能 0: 计数器关闭 1: 计数器使能

### 18.3.10 BTIM3 事件产生寄存器 BTIM3\_EGR (偏移: 0CH)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	UG3	W	0	软件 Update 事件, 软件置位此寄存器产生 Update 事件, 硬件自动清零 软件置位UG时会重新初始化计数器并更新shadow寄存器, 预分频计数器被清零。

注：预分频计数器为内部对应 PSC 寄存器的一个计数器，该计数器不可见。

### 18.3.11 BTIM3 计数器寄存器 BTIM3\_CNT (偏移：10H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT3	R	0	计数器值

### 18.3.12 BTIM3 预分频寄存器 BTIM3\_PSC (偏移：14H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC3	R/W	0	计数器时钟 (CK_CNT) 预分频值 $f_{CK\_CNT} = f_{CK\_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器，在update事件发生时其内容被载入shadow寄存器。 注：支持的最高的PWM输出为12MHz，配置的PSC和ARR需注意该条件。

注：使能或不使能 preload，该寄存器都要等到 update 事件才能将 psc 值载入 shadow 寄存器

### 18.3.13 BTIM3 自动重载寄存器 BTIM3\_ARR (偏移：18H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	ARR3	R/W	0	计数溢出时的自动重载值 这是一个preload寄存器，当preload功能使能时在update事件发生时其值被载入shadow寄存器；当preload功能不使能时，写入该寄存器的值会立刻被载入shadow寄存器。 注：支持的最高的PWM输出为12MHz，配置的PSC和ARR需注意该条件。

### 18.3.14 BTIM3 比较寄存器 BTIM3\_CCR (偏移：1CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	
15:0	CCR3	R/W	0	比较通道寄存器 寄存器用于与计数器比较产生 OC 输出

注：CCR 寄存器不是 preload 寄存器，写入后将立即生效，需注意配置时机。

## 18.4 使用说明

### 18.4.1 计数器模式

- 向上计数
  - 基本定时器只支持向上计数模式
  - 计数器使能后，CNT 计数器从 0 计数到自动重载值，产生溢出事件并且原始中断标志 UIF(Update Interrupt Flag)置位，然后重新从 0 开始计数。
  - 软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器(该计数器不可见)自动清零。设置 UG 寄存器会触发 UIF (Update Interrupt Flag) 中断标志置位。
  - 当 update event 发生时，BTIM\_ARR 和 BTIM\_PSC 的值会更新到相应的 shadow 寄存器中。




图 18-1: 向上计数波形，内部时钟不分频




图 18-2: 向上计数波形, 内部时钟 2 分频




图 18-3: ARPE=0 update event 计数波形




图 18-4: ARPE=1 update event 计数波形

### 18.4.2 PWM 模式

PWM 模式可以产生波形，其频率取决于 ARR 和 PSC 寄存器，而占空比取决于 CCR 寄存器。

配置 BTIM\_CR 寄存器中的 CCP 为 0 时，OCxREF 信号在  $CNT < CCR$  时为高电平，否则为低电平。当 BTIM\_CR 寄存器中的 CCP 为 1 时，OCxREF 信号在  $CNT < CCR$  时为低电平，否则为高电平。如果 CCR 值大于 ARR 值，则 OCxREF 被锁定为 1；如果 CRR 为 0，则 OCxREF 被固定为 0。下图为 ARR=7 时的 PWM 波形实例。




图 18-5: PWM 向上计数波形图(ARR=7)

### 18.4.3 蜂鸣器频率输出

当配置 BTIM\_CR 寄存器中的 MMS 为 0 时，输出蜂鸣器频率：

$$F_{\text{beep}} = F_{\text{ck\_cnt}} / (2 * (\text{ARR} + 1))$$

## 18.5 使用流程

注：

- 若想将 BTIM\_ARR、BTIM\_CCR、BTIM\_PSC 的值立即载入到 shadow 寄存器中，则写入后手动将 BTIM\_EGR 写 1 触发 Update 事件，并清除 BTIM\_SR.UIF 状态。
- 使能了 BTIM\_CR.ARPE 后，新的 BTIM\_ARR、BTIM\_CCR、BTIM\_PSC 值会在触发 update event 后才会载入到 shadow 寄存器中。

### 18.5.1 普通定时器

1. 配置 BTIM\_ARR，设置重载值。
2. 配置 BTIM\_PSC，设置预分频值。
3. 配置 BTIM\_EGR 为 1，手动产生 update event 将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 BTIM\_SR.UIF。
4. 配置 BTIM\_CR.OPM 为 0，即 UE 事件发生时计数器不停止。

5. 使能 BTIM\_ARPE 为 1，即使能 preload 功能。
6. 选择配置 BTIM\_DIER.UIE 中断使能。
7. 配置 BTIM\_CR.CEN，启动 Btimer 计数。

## 18.5.2 PWM 输出

1. 根据 IO 复用关系，将 IO 复用为 BTIMER\_OUT。
2. 配置 BTIM\_ARR，设置重载值。
3. 配置 BTIM\_CCR，设置比较值。
4. 配置 BTIM\_PSC，设置预分频值。
5. 配置 BTIM\_EGR 为 1，手动产生 update event 将 ARR 和 PSC 的值立即载入到 shadow 寄存器，并清除 BTIM\_SR.UIF。
6. 配置 BTIM\_CR.OPM 为 0，即 UE 事件发生时计数器不停止。
7. 配置 BTIM\_CR.CCP 为 0，即 TRGO 为正向输出极性。
8. 配置 BTIM\_CR.MMS 为 1，使能输出 PWM 波形。
9. 使能 BTIM\_ARPE 为 1，即使能 preload 功能。
10. 选择配置 BTIM\_DIER.CCIF 中断使能。
11. 配置 BTIM\_CR.CEN，启动 Btimer 计数。

# 19 LPTIMER0/1

## 19.1 概述

LPTIMER0 和 LPTIMER1 是一个 32 位的低功耗定时/计数器模块。由于其时钟源具有多样性，因此能够在所有电源模式下保持运行状态，并且只消耗很低的功耗。LPTIMER0 和 LPTIMER1 可以在没有内部时钟的条件下工作，实现休眠模式下的外部脉冲计数功能，还可以与外部输入的触发信号结合，可以实现低功耗超时唤醒功能。

## 19.2 主要特性

- 独立的 32bit 向上计数器
- 3bit 异步时钟预分频器，8 种分频系数（1、2、4、8、16、32、64、128）
- 可选工作时钟：
  - 内部时钟源：LSCLK（CLK32K）、RCLP（CLK1HZ）、PCLK
  - 外部时钟源：LPTIN（带有模拟滤波）
- 32bit 比较/捕捉寄存器
- 32bit 目标值寄存器
- 连续/单触发模式
- 输入极性选择
- 无时钟外部脉冲计数
- 外部触发的休眠超时唤醒
- 支持 PWM 输出（最高输出 12MHz）

## 19.3 寄存器描述

LPTIMER0、LPTIMER1 寄存器基地址：0x40001000

表 19-1: LPTIMER0/LPTIMER1 寄存器列表

偏置	名称	描述
0x00	LPTM0_CR1	LPTIM0 控制寄存器 1
0x04	LPTM0_CR2	LPTIM0 控制寄存器 2
0x08	LPTIM01_IER	LPTIM01 中断使能寄存器
0x0C	LPTIM01_SR	LPTIM01 中断标志寄存器
0x10	LPTIM0_CNT1	LPTIM0 计数值寄存器 1
0x14	LPTIM0_CCMCFG1	LPTIM0 捕捉比较配置寄存器 1
0x18	LPTIM0_CCMCFG2	LPTIM0 捕捉比较配置寄存器 2
0x1C	LPTIM0_ARR1	LPTIM0 自动重载寄存器 1

偏置	名称	描述
0x20	LPTIM0_CCR1	LPTIM0 捕捉比较寄存器 1
0x24	LPTIM0_CCR2	LPTIM0 捕捉比较寄存器 2
0x28	LPTIM0_LOAD1	LPTIM0 计数值 load 寄存器 1
0x2C	LPTIM0_BUFFER1	LPTIM0 计数缓存寄存器 1
0x30	LPTIM1_CR3	LPTIM1 控制寄存器 3
0x34	LPTIM1_CR4	LPTIM1 控制寄存器 4
0x38	LPTIM1_CNT2	LPTIM1 计数值寄存器 2
0x3C	LPTIM1_CCMCFG3	LPTIM1 捕捉比较配置寄存器 3
0x40	LPTIM1_CCMCFG4	LPTIM1 捕捉比较配置寄存器 4
0x44	LPTIM1_ARR2	LPTIM1 自动重转载寄存器 2
0x48	LPTIM1_CCR3	LPTIM1 捕捉比较寄存器 3
0x4C	LPTIM1_CCR4	LPTIM1 捕捉比较寄存器 4
0x50	LPTIM1_LOAD2	LPTIM1 计数值 load 寄存器 2
0x54	LPTIM1_BUFFER2	LPTIM1 计数缓存寄存器 2

### 19.3.1 LPTIM0 控制寄存器 1 LPTIM0\_CR1 (偏移: 00H)

比特	名称	属性	默认值	功能描述
31:2	RSV	-	-	保留
1	CEN_ALL_EN	R/W	0	<b>CEN_ALL 控制使能</b> 1: 当前 LPTIMER0 计数开始受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制; 0: 当前 LPTIMER0 计数不受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制;
0	EN	R/W	0	<b>LPTIM0 使能位</b> 1: 使能计数器计数 0: 禁止计数器计数

### 19.3.2 LPTIM0 控制寄存器 2 LPTIM0\_CR2 (偏移: 04H)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	CAP1SRSEL	R/W	0	<b>通道 1 捕捉信号源选择</b> 0: LPT_CH1 输入 1: RCLP
10:8	DIVCFG	R/W	0	<b>计数时钟分频选择</b> 000: 1 分频 001: 2 分频 010: 4 分频 011: 8 分频 100: 16 分频 101: 32 分频 110: 64 分频 111: 128 分频 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

比特	名称	属性	默认值	功能描述
7:6	CLKSEL	R/W	0	<b>时钟源选择</b> 00: LSCLK (由 SYSREG->SYSCTRL0[12]选择的系统低速时钟 CLK32K, 即 RCL 或 XTL) 作为计数时钟 01: RCLP 作为计数时钟 (RTC_1Hz) 10: PCLK 的门控时钟 (PCLK) 作为计数时钟 11: LPTIN 输入作为计数时钟
5	EDGESEL	R/W	0	<b>ETR 计数时钟输入边沿选择</b> 0: ETR 的上升沿计数 1: ETR 的下降沿计数
4	SINGLE	R/W	0	<b>单次计数模式使能</b> 0: 连续计数模式: 计数器被触发后保持运行, 直到被关闭为止。计数器达到目标值后回到 0 重新开始计数, 并产生溢出中断。 1: 单次计数模式: 计数器被触发后计数到目标值后回到 0, 并自动停止, 产生溢出中断。
3:2	TRIGEDGE	R/W	00	<b>ETR 触发边沿选择</b> 00: ETR 输入信号上升沿触发 01: ETR 输入信号下降沿触发 10/11: ETR 输入信号上升下降沿触发
1:0	LPMOD	R/W	00	<b>工作模式选择</b> 00: 计数模式 01: ETR 脉冲触发计数模式 10: ETR 脉冲计数模式 11: Timeout 模式

### 19.3.3 LPTIM01 中断使能寄存器 LPTIM01\_IER (偏移: 08H)

比特	名称	属性	默认值	功能描述
31:8	RSV	-	-	保留
7	TIE1	R/W	0	<b>LPTIM1 触发事件中断使能</b> 0: 禁止触发事件中断 1: 使能触发事件中断
6	CC2IE1	R/W	0	<b>LPTIM1 捕捉/比较通道 2 中断使能</b> 0: 禁止捕捉/比较通道 2 中断 1: 使能捕捉/比较通道 2 中断
5	CC1IE1	R/W	0	<b>LPTIM1 捕捉/比较通道 1 中断使能</b> 0: 禁止捕捉/比较通道 1 中断 1: 使能捕捉/比较通道 1 中断
4	UIE1	R/W	0	<b>LPTIM1 更新中断使能</b> 0: 禁止更新事件中断 1: 使能更新事件中断
3	TIE	R/W	0	<b>LPTIM0 触发事件中断使能</b> 0: 禁止触发事件中断 1: 使能触发事件中断

比特	名称	属性	默认值	功能描述
2	CC2IE	R/W	0	<b>LPTIM0 捕捉/比较通道 2 中断使能</b> 0: 禁止捕捉/比较通道 2 中断 1: 使能捕捉/比较通道 2 中断
1	CC1IE	R/W	0	<b>LPTIM0 捕捉/比较通道 1 中断使能</b> 0: 禁止捕捉/比较通道 1 中断 1: 使能捕捉/比较通道 1 中断
0	UIE	R/W	0	<b>LPTIM0 更新中断使能</b> 0: 禁止更新事件中断 1: 使能更新事件中断

#### 19.3.4 LPTIM01 中断标志寄存器 LPTIM01\_SR (偏移: 0CH)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	LPT1_CH2	R	0	LPTIMER1 捕捉通道 2 电平状态
10	LPT1_CH1	R	0	LPTIMER1 捕捉通道 1 电平状态
9	LPT0_CH2	R	0	LPTIMER0 捕捉通道 2 电平状态
8	LPT0_CH1	R	0	LPTIMER0 捕捉通道 1 电平状态
7	TIF1	R/W	0	<b>LPTIM1 触发中断标志, 硬件置位, 软件写 1 清零</b> 0: 无触发事件 1: 触发中断挂起
6	CC2IF1	R/W	0	<b>LPTIM1 捕捉/比较通道 2 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR2 相等, 或者发生输入捕捉事件
5	CC1IF1	R/W	0	<b>LPTIM1 捕捉/比较通道 1 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR1 相等, 或者发生输入捕捉事件
4	UIF1	R/W	0	<b>LPTIM1 更新中断标志, 硬件置位, 软件写 1 清零</b> 0: 无更新中断产生 1: CNT 值等于 ARR 值产生中断
3	TIF	R/W	0	<b>LPTIM0 触发中断标志, 硬件置位, 软件写 1 清零</b> 0: 无触发事件 1: 触发中断挂起
2	CC2IF	R/W	0	<b>LPTIM0 捕捉/比较通道 2 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR2 相等, 或者发生输入捕捉事件

比特	名称	属性	默认值	功能描述
1	CC1IF	R/W	0	<b>LPTIM0 捕捉/比较通道 1 中断标志，硬件置位，软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR1 相等，或者发生输入捕捉事件
0	UIF	R/W	0	<b>LPTIM0 更新中断标志，硬件置位，软件写 1 清零</b> 0: 无更新中断产生 1: CNT 值等于 ARR 值产生中断

### 19.3.5 LPTIM0 计数值寄存器 LPTM0\_CNT1 (偏移: 10H)

比特	名称	属性	默认值	功能描述
31:0	CNT	R	0	计数器计数值

### 19.3.6 LPTIM0 捕捉比较配置寄存器 1 LPTIM0\_CCMCFG1(偏移: 14H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP1EDGE	R/W	0	<b>通道 1 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC1P	R/W	0	<b>通道 1 比较输出波形极性选择</b> 0: CNT≤CCR1 时置低, CNT>CCR1 时为高 1: CNT≤CCR1 时置高, CNT>CCR1 时为低
1	CC1S	R/W	0	<b>通道 1 捕捉/比较输出选择</b> 0: 通道 1 配置为输出 1: 通道 1 配置为输入
0	CC1E	R/W	0	<b>通道 1 捕捉使能</b> 0: 通道 1 捕获功能禁止 1: 通道 1 捕获功能使能

### 19.3.7 LPTIM0 捕捉比较配置寄存器 2 LPTIM0\_CCMCFG2(偏移: 18H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP2EDGE	R/W	0	<b>通道 2 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留

2	CC2P	R/W	0	<b>通道 2 输出极性选择</b> 0: CNT≤CCR2 时置低, CNT>CCR2 时为高 1: CNT≤CCR2 时置高, CNT>CCR2 时为低
1	CC2S	R/W	0	<b>通道 2 捕捉/比较选择</b> 0: 通道 2 配置为输出 1: 通道 2 配置为输入
0	CC2E	R/W	0	<b>通道 2 捕捉使能</b> 0: 通道 2 捕获功能禁止 1: 通道 2 捕获功能使能

### 19.3.8 LPTIM0 自动重载置寄存器 LPTIM0\_ARR1(偏移: 1CH)

比特	名称	属性	默认值	功能描述
31:0	ARR	R/W	0	<b>自动重载目标寄存器</b> 当计数器计数值等于 ARR 时, 计数器回到 0。 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

### 19.3.9 LPTIM0 捕捉比较寄存器 1 LPTIM0\_CCR1(偏移: 20H)

比特	名称	属性	默认值	功能描述
31:0	CCR1	R/W	0	捕捉/比较值寄存器 1 当 ARR=CCR1 时, 以 CCR1 为准

### 19.3.10 LPTIM0 捕捉比较寄存器 2 LPTIM0\_CCR2(偏移: 24H)

比特	名称	属性	默认值	功能描述
31:0	CCR2	R/W	0	捕捉/比较值寄存器 2 当 ARR=CCR2 时, 以 CCR2 为准

### 19.3.11 LPTIM0 计数值 load 寄存器 LPTIM0\_LOAD1(偏移: 28H)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	LOAD	R/W	0	1: 表示正在进行 LOAD CNT 的操作 0: 表示 LOAD CNT 操作结束

### 19.3.12 LPTIM0 计数缓存寄存器 LPTIM0\_BUFFER1(偏移: 2CH)

比特	名称	属性	默认值	功能描述
31:0	BUFFER	R/W	0	<b>CNT 缓存寄存器</b> 寄存器用于当软件发出 LOAD 指令后, 存储计数器 CNT 的当前值

### 19.3.13 LPTIM1 控制寄存器 3 LPTIM1\_CR3(偏移: 30H)

比特	名称	属性	默认值	功能描述
31:2	RSV	-	-	保留
1	CEN_ALL_EN	R/W	0	<b>CEN_ALL 控制使能</b> 1: 当前 LPTIMER1 计数开始受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制; 0: 当前 LPTIMER1 计数不受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制;
0	EN	R/W	0	<b>LPTIM1 使能位</b> 1: 使能计数器计数 0: 禁止计数器计数

### 19.3.14 LPTIM1 控制寄存器 4 LPTIM1\_CR4(偏移: 34H)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	CAP1SRSEL	R/W	0	<b>通道 1 捕捉信号源选择</b> 0: LPT_CH1 输入 1: RCLP 1HZ
10:8	DIVCFG	R/W	0	<b>计数时钟分频选择</b> 000: 1 分频 001: 2 分频 010: 4 分频 011: 8 分频 100: 16 分频 101: 32 分频 110: 64 分频 111: 128 分频 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。
7:6	CLKSEL	R/W	0	<b>时钟源选择</b> 00: LSCLK (由 SYSREG->SYSCTRL0[12]选择的系统低速时钟 CLK32K, 即 RCL 或 XTL) 作为计数时钟 01: RCLP 作为计数时钟 (RTC_1Hz) 10: PCLK 的门控时钟 (PCLK) 作为计数时钟 11: LPTIN 输入作为计数时钟

比特	名称	属性	默认值	功能描述
5	EDGESEL	R/W	0	<b>ETR 计数时钟输入边沿选择</b> 0: ETR 的上升沿计数 1: ETR 的下降沿计数
4	SINGLE	R/W	0	<b>单次计数模式使能</b> 0: 连续计数模式: 计数器被触发后保持运行, 直到被关闭为止。计数器达到目标值后回到 0 重新开始计数, 并产生溢出中断。 1: 单次计数模式: 计数器被触发后计数到目标值后回到 0, 并自动停止, 产生溢出中断。
3:2	TRIGEDGE	R/W	0	<b>ETR 触发边沿选择</b> 00: ETR 输入信号上升沿触发 01: ETR 输入信号下降沿触发 10/11: ETR 输入信号上升下降沿触发
1:0	LPMOD	R/W	0	<b>工作模式选择</b> 00: 计数模式 01: ETR 脉冲触发计数模式 10: ETR 脉冲计数模式 11: Timeout 模式

### 19.3.15 LPTIM1 计数值寄存器 2 LPTIM1\_CNT2(偏移: 38H)

比特	名称	属性	默认值	功能描述
31:0	CNT	R/W	0	计数器计数值

### 19.3.16 LPTIM1 捕捉比较配置寄存器 3 LPTIM1\_CCMCFG3(偏移: 3CH)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP1EDGE	R/W	0	<b>通道 1 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC1P	R/W	0	<b>通道 1 比较输出波形极性选择</b> 0: CNT<=CCR3 时置低, CNT>CCR3 时为高 1: CNT<=CCR3 时置高, CNT>CCR3 时为低
1	CC1S	R/W	0	<b>通道 1 捕捉/比较选择</b> 0: 通道 1 配置为输出 1: 通道 1 配置为输入
0	CC1E	R/W	0	<b>通道 1 捕捉使能</b> 0: 通道 1 捕获功能禁止 1: 通道 1 捕获功能使能

### 19.3.17 LPTIM1 捕捉比较配置寄存器 4 LPTIM1\_CCMCFG4(偏移：40H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP2EDGE	R/W	0	<b>通道 2 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC2P	R/W	0	<b>通道 2 输出极性选择</b> 0: CNT<=CCR4 时置低, CNT>CCR4 时为高 1: CNT<=CCR4 时置高, CNT>CCR4 时为低
1	CC2S	R/W	0	<b>通道 2 捕捉/比较选择</b> 0: 通道 2 配置为输出 1: 通道 2 配置为输入
0	CC2E	R/W	0	<b>通道 2 捕捉使能</b> 0: 通道 2 捕获功能禁止 1: 通道 2 捕获功能使能

### 19.3.18 LPTIM1 自动重装置寄存器 2 LPTIM1\_ARR2(偏移：44H)

比特	名称	属性	默认值	功能描述
31:0	ARR	R/W	0	<b>自动重载目标寄存器</b> 当计数器计数值等于 ARR 时, 计数器回到 0。 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

### 19.3.19 LPTIM1 捕捉比较寄存器 3 LPTIM1\_CCR3(偏移：48H)

比特	名称	属性	默认值	功能描述
31:0	CCR3	R/W	0	捕捉/比较值寄存器 3 当 ARR=CCR3 时, 以 CCR3 为准

### 19.3.20 LPTIM1 捕捉比较寄存器 4 LPTIM1\_CCR4(偏移：4CH)

比特	名称	属性	默认值	功能描述
31:0	CCR4	R/W	0	捕捉/比较值寄存器 4 当 ARR=CCR4 时, 以 CCR4 为准

### 19.3.21 LPTIM1 计数值 load 寄存器 2 LPTIM1\_LOAD2(偏移：50H)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	LOAD2	R/W	0	1：表示正在进行 LOAD CNT 的操作 0：表示 LOAD CNT 操作结束

### 19.3.22 LPTIM1 计数缓存寄存器 2 LPTIM1\_BUFFER2(偏移：54H)

比特	名称	属性	默认值	功能描述
31:0	BUFFER2	R/W	0	CNT 缓存寄存器 寄存器用于当软件发出 LOAD 指令后, 存储计数器 CNT 的当前值

## 19.4 使用流程

下文将以 LPTIMER0 为例详细介绍软件使用流程。

### 19.4.1 普通定时器（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置 LPTIM0\_CR2.LPMOD, 选择工作模式。
3. 配置 LPTIM0\_CR2.SINGLE, 设置计数模式。
4. 配置 LPTIM0\_CR2.DIVCFG, 设置分频值。
5. 配置 LPTIM0\_CR2.CLKSEL, 设置时钟源。
6. 配置 LPTIM0\_ARR1 目标寄存器值。
7. 使能 LPTIM01\_IER 中断寄存器, 选择溢出中断。
8. 使能 LPTIM0\_CR1.EN, 启动计数器。

### 19.4.2 结合 dma 输入捕获功能（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置 LPTIM0\_CR2.SINGLE, 设置计数模式。
3. 配置 LPTIM0\_CR2.DIVCFG, 设置分频值。
4. 配置 LPTIM0\_CR2.CLKSEL, 设置时钟源。
5. 配置 LPTIM0\_CR2.TRIGEDGE, 设置外部输入信号捕捉边沿。
6. DMA 模块时钟初始化。

7. 配置 DMA\_CHSPERC、DMA\_CHCTRLC、REG\_DMA\_CHDPERC，设置源传输和目的传输数据格式，选择传输通道。
8. 配置 DMA\_SRCADDRC、REG\_DMA\_CHCTRLC，设置源地址和目的地址，设置传输块大小。
9. 配置 DMA\_EN=1，使能 dma 传输。
10. 使能 LPTIM0\_CR1.EN 启动计数器。

### 19.4.3 PWM 输出（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置引脚为复用为 LPTIM0\_pwm\_out。
3. 配置 LPTIM0\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM0\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM0\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM0\_CCR1 捕捉比较寄存器值。
7. 配置 LPTIM0\_ARR1 目标寄存器值。
8. 配置 LPTIM0\_CCMCFG1.CC1P，选择 PWM 输出波形极性。
9. 配置 LPTIM0\_CCMCFG1.CC1S，选择 PWM 输出模式。
10. 配置 LPTIM0\_CCMCFG1.CC1E，使能 LPTIM0 捕获比较功能。
11. 使能 LPTIM01\_IER 中断寄存器，打开中断。
12. 使能 LPTIM0\_CR1.EN，启动计数器。

### 19.4.4 Trigger 脉冲触发计数模式（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置引脚为复用为 LPTIM0\_EXT。
3. 配置 LPTIM0\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM0\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM0\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM0\_ARR1 目标寄存器值。
7. 配置 LPTIM0\_CR2.TRIGEDGE，设置外部触发边沿。
8. 配置 LPTIM0\_CR2.LPMOD，选择 Trigger 脉冲触发计数模式。
9. 使能 LPTIM01\_IER.TRIGIE 中断寄存器，打开外部触发中断。
10. 使能 LPTIM0\_CR1.EN，启动计数器。

### 19.4.5 外部异步脉冲计数模式（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置引脚为复用为 LPTIM0\_IN。
3. 配置 LPTIM0\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM0\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM0\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM0\_ARR1 目标寄存器值。
7. 配置 LPTIM0\_CR2.EDGESEL，设置 LPTIN 输入边沿。
8. 配置 LPTIM0\_CR2.LPMOD，选择 Trigger 脉冲触发计数模式。
9. 使能 LPTIM0\_IER 中断寄存器，打开中断。
10. 使能 LPTIM0\_CR1.EN，启动计数器。

### 19.4.6 Timeout 模式（基于 LPTIMER0）

1. 初始化 LPTIM01 时钟模块。
2. 配置引脚为复用为 LPTIM0\_EXT。
3. 配置 LPTIM0\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM0\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM0\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM0\_ARR1 目标寄存器值。
7. 配置 LPTIM0\_CR2.TRIGEDGE，设置外部触发边沿。
8. 配置 LPTIM0\_CR2.LPMOD，选择 Timeout 模式。
9. 使能 LPTIM0\_IER 中断寄存器，打开溢出中断。
10. 使能 LPTIM0\_CR1.EN，启动计数器。

注：计数器溢出前没有出现新的 trigger，则产生溢出中断并停止计数，并清除使能，如果要重新使用，需要再次使能该中断。

## 20 LPTIMER2/3

### 20.1 概述

LPTIMER2 和 LPTIMER3 是一个 32 位的低功耗定时/计数器模块。由于其时钟源具有多样性，因此能够在所有电源模式下保持运行状态，并且只消耗很低的功耗。LPTIMER2 和 LPTIMER3 可以在没有内部时钟的条件下工作，实现休眠模式下的外部脉冲计数功能，还可以与外部输入的触发信号结合，可以实现低功耗超时唤醒功能。

### 20.2 主要特性

- 独立的 32bit 向上计数器
- 3bit 异步时钟预分频器，8 种分频系数（1、2、4、8、16、32、64、128）
- 可选工作时钟：
  - 内部时钟源：LSCLK（CLK32K）、RCLP（CLK1HZ）、PCLK
  - 外部时钟源：LPTIN（带有模拟滤波）
- 32bit 比较/捕捉寄存器
- 32bit 目标值寄存器
- 连续/单触发模式
- 输入极性选择
- 无时钟外部脉冲计数
- 外部触发的休眠超时唤醒
- 支持 PWM 输出（最高输出 12MHz）

### 20.3 寄存器描述

LPTIMER2、LPTIMER3 寄存器基地址：0x40002800

表 20-1: LPTIMER2/LPTIMER3 寄存器列表

偏置	名称	描述
0x00	LPTM2_CR1	LPTIM2 控制寄存器 1
0x04	LPTM2_CR2	LPTIM2 控制寄存器 2
0x08	LPTIM23_IER	LPTIM23 中断使能寄存器
0x0C	LPTIM23_SR	LPTIM23 中断标志寄存器
0x10	LPTIM2_CNT1	LPTIM2 计数值寄存器 1
0x14	LPTIM2_CCMCFG1	LPTIM2 捕捉比较配置寄存器 1
0x18	LPTIM2_CCMCFG2	LPTIM2 捕捉比较配置寄存器 2
0x1C	LPTIM2_ARR1	LPTIM2 自动重载寄存器 1

偏置	名称	描述
0x20	LPTIM2_CCR1	LPTIM2 捕捉比较寄存器 1
0x24	LPTIM2_CCR2	LPTIM2 捕捉比较寄存器 2
0x28	LPTIM2_LOAD1	LPTIM2 计数值 load 寄存器 1
0x2C	LPTIM2_BUFFER1	LPTIM2 计数缓存寄存器 1
0x30	LPTIM3_CR3	LPTIM3 控制寄存器 3
0x34	LPTIM3_CR4	LPTIM3 控制寄存器 4
0x38	LPTIM3_CNT2	LPTIM3 计数值寄存器 2
0x3C	LPTIM3_CCMCFG3	LPTIM3 捕捉比较配置寄存器 3
0x40	LPTIM3_CCMCFG4	LPTIM3 捕捉比较配置寄存器 4
0x44	LPTIM3_ARR2	LPTIM3 自动重转载寄存器 2
0x48	LPTIM3_CCR3	LPTIM3 捕捉比较寄存器 3
0x4C	LPTIM3_CCR4	LPTIM3 捕捉比较寄存器 4
0x50	LPTIM3_LOAD2	LPTIM3 计数值 load 寄存器 2
0x54	LPTIM3_BUFFER2	LPTIM3 计数缓存寄存器 2

### 20.3.1 LPTIM2 控制寄存器 1 LPTIM2\_CR1 (偏移: 00H)

比特	名称	属性	默认值	功能描述
31:2	RSV	-	-	保留
1	CEN_ALL_EN	R/W	0	<b>CEN_ALL 控制使能</b> 1: 当前 LPTIMER2 计数开始受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制; 0: 当前 LPTIMER2 计数不受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制;
0	EN	R/W	0	<b>LPTIM2 使能位</b> 1: 使能计数器计数 0: 禁止计数器计数

### 20.3.2 LPTIM2 控制寄存器 2 LPTIM2\_CR2 (偏移: 04H)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	CAP1SRSEL	R/W	0	<b>通道 1 捕捉信号源选择</b> 0: LPT_CH1 输入 1: RCLP
10:8	DIVCFG	R/W	0	<b>计数时钟分频选择</b> 000: 1 分频 001: 2 分频 010: 4 分频 011: 8 分频 100: 16 分频 101: 32 分频 110: 64 分频 111: 128 分频 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

比特	名称	属性	默认值	功能描述
7:6	CLKSEL	R/W	0	<b>时钟源选择</b> 00: LSCLK (由 SYSREG->SYSCTRL0[12]选择的系统低速时钟 CLK32K, 即 RCL 或 XTL) 作为计数时钟 01: RCLP 作为计数时钟 (RTC_1Hz) 10: PCLK 的门控时钟 (PCLK) 作为计数时钟 11: LPTIN 输入作为计数时钟
5	EDGESEL	R/W	0	<b>ETR 计数时钟输入边沿选择</b> 0: ETR 的上升沿计数 1: ETR 的下降沿计数
4	SINGLE	R/W	0	<b>单次计数模式使能</b> 0: 连续计数模式: 计数器被触发后保持运行, 直到被关闭为止。计数器达到目标值后回到 0 重新开始计数, 并产生溢出中断。 1: 单次计数模式: 计数器被触发后计数到目标值后回到 0, 并自动停止, 产生溢出中断。
3:2	TRIGEDGE	R/W	00	<b>ETR 触发边沿选择</b> 00: ETR 输入信号上升沿触发 01: ETR 输入信号下降沿触发 10/11: ETR 输入信号上升下降沿触发
1:0	LPMOD	R/W	00	<b>工作模式选择</b> 00: 计数模式 01: ETR 脉冲触发计数模式 10: ETR 脉冲计数模式 11: Timeout 模式

### 20.3.3 LPTIM23 中断使能寄存器 LPTIM23\_IER (偏移: 08H)

比特	名称	属性	默认值	功能描述
31:8	RSV	-	-	保留
7	TIE1	R/W	0	<b>LPTIM3 触发事件中断使能</b> 0: 禁止触发事件中断 1: 使能触发事件中断
6	CC2IE1	R/W	0	<b>LPTIM3 捕捉/比较通道 2 中断使能</b> 0: 禁止捕捉/比较通道 2 中断 1: 使能捕捉/比较通道 2 中断
5	CC1IE1	R/W	0	<b>LPTIM3 捕捉/比较通道 1 中断使能</b> 0: 禁止捕捉/比较通道 1 中断 1: 使能捕捉/比较通道 1 中断
4	UIE1	R/W	0	<b>LPTIM3 更新中断使能</b> 0: 禁止更新事件中断 1: 使能更新事件中断
3	TIE	R/W	0	<b>LPTIM2 触发事件中断使能</b> 0: 禁止触发事件中断 1: 使能触发事件中断
2	CC2IE	R/W	0	<b>LPTIM2 捕捉/比较通道 2 中断使能</b> 0: 禁止捕捉/比较通道 2 中断 1: 使能捕捉/比较通道 2 中断

比特	名称	属性	默认值	功能描述
1	CC1IE	R/W	0	<b>LPTIM2 捕捉/比较通道 1 中断使能</b> 0: 禁止捕捉/比较通道 1 中断 1: 使能捕捉/比较通道 1 中断
0	UIE	R/W	0	<b>LPTIM2 更新中断使能</b> 0: 禁止更新事件中断 1: 使能更新事件中断

### 20.3.4 LPTIM23 中断标志寄存器 LPTIM23\_SR (偏移: 0CH)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	LPT3_CH2	R	0	LPTIMER3 捕捉通道 2 电平状态
10	LPT3_CH1	R	0	LPTIMER3 捕捉通道 1 电平状态
9	LPT2_CH2	R	0	LPTIMER2 捕捉通道 2 电平状态
8	LPT2_CH1	R	0	LPTIMER2 捕捉通道 1 电平状态
7	TIF1	R/W	0	<b>LPTIM3 触发中断标志, 硬件置位, 软件写 1 清零</b> 0: 无触发事件 1: 触发中断挂起
6	CC2IF1	R/W	0	<b>LPTIM3 捕捉/比较通道 2 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR2 相等, 或者发生输入捕捉事件
5	CC1IF1	R/W	0	<b>LPTIM3 捕捉/比较通道 1 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR1 相等, 或者发生输入捕捉事件
4	UIF1	R/W	0	<b>LPTIM3 更新中断标志, 硬件置位, 软件写 1 清零</b> 0: 无更新中断产生 1: CNT 值等于 ARR 值产生中断
3	TIF	R/W	0	<b>LPTIM2 触发中断标志, 硬件置位, 软件写 1 清零</b> 0: 无触发事件 1: 触发中断挂起
2	CC2IF	R/W	0	<b>LPTIM2 捕捉/比较通道 2 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR2 相等, 或者发生输入捕捉事件
1	CC1IF	R/W	0	<b>LPTIM2 捕捉/比较通道 1 中断标志, 硬件置位, 软件写 1 清零</b> 0: 无比较或捕捉中断产生 1: CNT 值和 CCR1 相等, 或者发生输入捕捉事件

比特	名称	属性	默认值	功能描述
0	UIF	R/W	0	<b>LPTIM2 更新中断标志，硬件置位，软件写 1 清零</b> 0: 无更新中断产生 1: CNT 值等于 ARR 值产生中断

### 20.3.5 LPTIM2 计数值寄存器 LPTM2\_CNT1 (偏移: 10H)

比特	名称	属性	默认值	功能描述
31:0	CNT	R	0	计数器计数值

### 20.3.6 LPTIM2 捕捉比较配置寄存器 1 LPTIM2\_CCMCFG1(偏移:14H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP1EDGE	R/W	0	<b>通道 1 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC1P	R/W	0	<b>通道 1 比较输出波形极性选择</b> 0: CNT≤CCR1 时置低, CNT>CCR1 时为高 1: CNT≤CCR1 时置高, CNT>CCR1 时为低
1	CC1S	R/W	0	<b>通道 1 捕捉/比较选择</b> 0: 通道 1 配置为输出 1: 通道 1 配置为输入
0	CC1E	R/W	0	<b>通道 1 捕捉使能</b> 0: 通道 1 捕获功能禁止 1: 通道 1 捕获功能使能

### 20.3.7 LPTIM2 捕捉比较配置寄存器 2 LPTIM2\_CCMCFG2(偏移:18H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP2EDGE	R/W	0	<b>通道 2 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC2P	R/W	0	<b>通道 2 输出极性选择</b> 0: CNT≤CCR2 时置低, CNT>CCR2 时为高 1: CNT≤CCR2 时置高, CNT>CCR2 时为低
1	CC2S	R/W	0	<b>通道 2 捕捉/比较选择</b> 0: 通道 2 配置为输出 1: 通道 2 配置为输入

比特	名称	属性	默认值	功能描述
0	CC2E	R/W	0	<b>通道 2 捕捉使能</b> 0: 通道 2 捕获功能禁止 1: 通道 2 捕获功能使能

### 20.3.8 LPTIM2 自动重载置寄存器 LPTIM2\_ARR1(偏移: 1CH)

比特	名称	属性	默认值	功能描述
31:0	ARR	R/W	0	<b>自动重载目标寄存器</b> 当计数器计数值等于 ARR 时, 计数器回到 0。 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

### 20.3.9 LPTIM2 捕捉比较寄存器 1 LPTIM2\_CCR1(偏移: 20H)

比特	名称	属性	默认值	功能描述
31:0	CCR1	R/W	0	<b>捕捉/比较值寄存器 1</b> 当 ARR=CCR1 时, 以 CCR1 为准

### 20.3.10 LPTIM2 捕捉比较寄存器 2 LPTIM2\_CCR2(偏移: 24H)

比特	名称	属性	默认值	功能描述
31:0	CCR2	R/W	0	<b>捕捉/比较值寄存器 2</b> 当 ARR=CCR2 时, 以 CCR2 为准

### 20.3.11 LPTIM2 计数值 load 寄存器 LPTIM2\_LOAD1(偏移: 28H)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	LOAD	R/W	0	1: 表示正在进行 LOAD CNT 的操作 0: 表示 LOAD CNT 操作结束

### 20.3.12 LPTIM2 计数缓存寄存器 LPTIM2\_BUFFER1(偏移: 2CH)

比特	名称	属性	默认值	功能描述
31:0	BUFFER	R/W	0	<b>CNT 缓存寄存器</b> 寄存器用于当软件发出 LOAD 指令后, 存储计数器 CNT 的当前值

### 20.3.13 LPTIM3 控制寄存器 3 LPTIM3\_CR3(偏移：30H)

比特	名称	属性	默认值	功能描述
31:2	RSV	-	-	保留
1	CEN_ALL_EN	R/W	0	<b>CEN_ALL 控制使能</b> 1: 当前 LPTIMER3 计数开始受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制; 0: 当前 LPTIMER3 计数不受 ATimer、BTimer0/1/2/3、GTimer0/1/2 的 CEN_ALL 控制;
0	EN	R/W	0	<b>LPTIM3 使能位</b> 1: 使能计数器计数 0: 禁止计数器计数

### 20.3.14 LPTIM3 控制寄存器 4 LPTIM3\_CR4(偏移：34H)

比特	名称	属性	默认值	功能描述
31:12	RSV	-	-	保留
11	CAP1SRSEL	R/W	0	<b>通道 1 捕捉信号源选择</b> 0: LPT_CH1 输入 1: RCLP 1HZ
10:8	DIVCFG	R/W	0	<b>计数时钟分频选择</b> 000: 1 分频 001: 2 分频 010: 4 分频 011: 8 分频 100: 16 分频 101: 32 分频 110: 64 分频 111: 128 分频 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。
7:6	CLKSEL	R/W	0	<b>时钟源选择</b> 00: LSCLK (由 SYSREG->SYSCTRL0[12]选择的系统低速时钟 CLK32K, 即 RCL 或 XTL) 作为计数时钟 01: RCLP 作为计数时钟 (RTC_1Hz) 10: PCLK 的门控时钟 (PCLK) 作为计数时钟 11: LPTIN 输入作为计数时钟
5	EDGESEL	R/W	0	<b>ETR 计数时钟输入边沿选择</b> 0: ETR 的上升沿计数 1: ETR 的下降沿计数
4	SINGLE	R/W	0	<b>单次计数模式使能</b> 0: 连续计数模式: 计数器被触发后保持运行, 直到被关闭为止。计数器达到目标值后回到 0 重新开始计数, 并产生溢出中断。 1: 单次计数模式: 计数器被触发后计数到目标值后回到 0, 并自动停止, 产生溢出中断。

比特	名称	属性	默认值	功能描述
3:2	TRIGEDGE	R/W	0	<b>ETR 触发边沿选择</b> 00: ETR 输入信号上升沿触发 01: ETR 输入信号下降沿触发 10/11: ETR 输入信号上升下降沿触发
1:0	LPMOD	R/W	0	<b>工作模式选择</b> 00: 计数模式 01: ETR 脉冲触发计数模式 10: ETR 脉冲计数模式 11: Timeout 模式

### 20.3.15 LPTIM3 计数值寄存器 2 LPTIM3\_CNT2(偏移: 38H)

比特	名称	属性	默认值	功能描述
31:0	CNT	R/W	0	计数器计数值

### 20.3.16 LPTIM3 捕捉比较配置寄存器 3 LPTIM3\_CCMCFG3(偏移: 3CH)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留
5:4	CAP1EDGE	R/W	0	<b>通道 1 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC1P	R/W	0	<b>通道 1 比较输出波形极性选择</b> 0: CNT≤CCR3 时置低, CNT>CCR3 时为高 1: CNT≤CCR3 时置高, CNT>CCR3 时为低
1	CC1S	R/W	0	<b>通道 1 捕捉/比较选择</b> 0: 通道 1 配置为输出 1: 通道 1 配置为输入
0	CC1E	R/W	0	<b>通道 1 捕捉使能</b> 0: 通道 1 捕获功能禁止 1: 通道 1 捕获功能使能

### 20.3.17 LPTIM3 捕捉比较配置寄存器 4 LPTIM3\_CCMCFG4(偏移: 40H)

比特	名称	属性	默认值	功能描述
31:6	RSV	-	-	保留

比特	名称	属性	默认值	功能描述
5:4	CAP2EDGE	R/W	0	<b>通道 2 捕捉边沿选择</b> 00: 上升沿捕捉 01: 下降沿捕捉 10: 上升下降沿捕捉 11: 未定义
3	RSV	-	-	保留
2	CC2P	R/W	0	<b>通道 2 输出极性选择</b> 0: CNT<=CCR4 时置低, CNT>CCR4 时为高 1: CNT<=CCR4 时置高, CNT>CCR4 时为低
1	CC2S	R/W	0	<b>通道 2 捕捉/比较选择</b> 0: 通道 2 配置为输出 1: 通道 2 配置为输入
0	CC2E	R/W	0	<b>通道 2 捕捉使能</b> 0: 通道 2 捕获功能禁止 1: 通道 2 捕获功能使能

### 20.3.18 LPTIM3 自动重装置寄存器 2 LPTIM3\_ARR2(偏移: 44H)

比特	名称	属性	默认值	功能描述
31:0	ARR	R/W	0	<b>自动重载目标寄存器</b> 当计数器计数值等于 ARR 时, 计数器回到 0。 注: 支持的最高的 PWM 输出为 12MHz, 配置的 DIVCFG 和 ARR 需注意该条件。

### 20.3.19 LPTIM3 捕捉比较寄存器 3 LPTIM3\_CCR3(偏移: 48H)

比特	名称	属性	默认值	功能描述
31:0	CCR3	R/W	0	捕捉/比较值寄存器 3 当 ARR=CCR3 时, 以 CCR3 为准

### 20.3.20 LPTIM3 捕捉比较寄存器 4 LPTIM3\_CCR4(偏移: 4CH)

比特	名称	属性	默认值	功能描述
31:0	CCR4	R/W	0	捕捉/比较值寄存器 4 当 ARR=CCR4 时, 以 CCR4 为准

### 20.3.21 LPTIM3 计数值 load 寄存器 2 LPTIM3\_LOAD2(偏移: 50H)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留

比特	名称	属性	默认值	功能描述
0	LOAD2	R/W	0	1: 表示正在进行 LOAD CNT 的操作 0: 表示 LOAD CNT 操作结束

### 20.3.22 LPTIM3 计数缓存寄存器 2 LPTIM3\_BUFFER2(偏移: 54H)

比特	名称	属性	默认值	功能描述
31:0	BUFFER2	R/W	0	CNT 缓存寄存器 寄存器用于当软件发出 LOAD 指令后, 存储计数器 CNT 的当前值

## 20.4 使用流程

下文将以 LPTIMER2 为例详细介绍软件使用流程。

### 20.4.1 普通定时器（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。
2. 配置 LPTIM2\_CR2.LPMOD, 选择工作模式。
3. 配置 LPTIM2\_CR2.SINGLE, 设置计数模式。
4. 配置 LPTIM2\_CR2.DIVCFG, 设置分频值。
5. 配置 LPTIM2\_CR2.CLKSEL, 设置时钟源。
6. 配置 LPTIM2\_ARR1 目标寄存器值。
7. 使能 LPTIM23\_IER 中断寄存器, 选择溢出中断。
8. 使能 LPTIM2\_CR1.EN, 启动计数器。

### 20.4.2 结合 dma 输入捕获功能（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。
2. 配置 LPTIM2\_CR2.SINGLE, 设置计数模式。
3. 配置 LPTIM2\_CR2.DIVCFG, 设置分频值。
4. 配置 LPTIM2\_CR2.CLKSEL, 设置时钟源。
5. 配置 LPTIM2\_CR2.TRIGEDGE, 设置外部输入信号捕捉边沿。
6. DMA 模块时钟初始化。
7. 配置 DMA\_CHSPERC、DMA\_CHCTRLC、REG\_DMA\_CHDPERC, 设置源传输和目的传输数据格式, 选择传输通道。

8. 配置 DMA\_SRCADDR、REG\_DMA\_CHCTRLC, 设置源地址和目的地址, 设置传输块大小;
9. 配置 DMA\_EN=1, 使能 dma 传输。
10. 使能 LPTIM2\_CR1.EN 启动计数器。

### 20.4.3 PWM 输出（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。
2. 配置引脚为复用为 LPTIM2 pwm\_out。
3. 配置 LPTIM2\_CR2.SINGLE, 设置计数模式。
4. 配置 LPTIM2\_CR2.DIVCFG, 设置分频值。
5. 配置 LPTIM2\_CR2.CLKSEL, 设置时钟源。
6. 配置 LPTIM2\_CCR1 捕捉比较寄存器值。
7. 配置 LPTIM2\_ARR1 目标寄存器值。
8. 配置 LPTIM2\_CCMCFG1.CC1P, 选择 PWM 输出波形极性。
9. 配置 LPTIM2\_CCMCFG1.CC1S, 选择 PWM 输出模式。
10. 配置 LPTIM2\_CCMCFG1.CC1E, 使能 LPTIM2 捕获比较功能。
11. 使能 LPTIM23\_IER 中断寄存器, 打开中断。
12. 使能 LPTIM2\_CR1.EN, 启动计数器。

### 20.4.4 Trigger 脉冲触发计数模式（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。
2. 配置引脚为复用为 LPTIM2\_EXT。
3. 配置 LPTIM2\_CR2.SINGLE, 设置计数模式。
4. 配置 LPTIM2\_CR2.DIVCFG, 设置分频值。
5. 配置 LPTIM2\_CR2.CLKSEL, 设置时钟源。
6. 配置 LPTIM2\_ARR1 目标寄存器值。
7. 配置 LPTIM2\_CR2.TRIGEDGE, 设置外部触发边沿。
8. 配置 LPTIM2\_CR2.LPMOD, 选择 Trigger 脉冲触发计数模式。
9. 使能 LPTIM23\_IER.TRIGIE 中断寄存器, 打开外部触发中断。
10. 使能 LPTIM2\_CR1.EN, 启动计数器。

### 20.4.5 外部异步脉冲计数模式（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。

2. 配置引脚为复用为 LPTIM2\_IN。
3. 配置 LPTIM2\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM2\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM2\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM2\_ARR1 目标寄存器值。
7. 配置 LPTIM2\_CR2.EDGESEL，设置 LPTIN 输入边沿。
8. 配置 LPTIM2\_CR2.LPMOD，选择 Trigger 脉冲触发计数模式。
9. 使能 LPTIM2\_IER 中断寄存器，打开中断。
10. 使能 LPTIM2\_CR1.EN，启动计数器。

#### 20.4.6 Timeout 模式（基于 LPTIMER2）

1. 初始化 LPTIM23 时钟模块。
2. 配置引脚为复用为 LPTIM2\_EXT。
3. 配置 LPTIM2\_CR2.SINGLE，设置计数模式。
4. 配置 LPTIM2\_CR2.DIVCFG，设置分频值。
5. 配置 LPTIM2\_CR2.CLKSEL，设置时钟源。
6. 配置 LPTIM2\_ARR1 目标寄存器值。
7. 配置 LPTIM2\_CR2.TRIGEDGE，设置外部触发边沿。
8. 配置 LPTIM2\_CR2.LPMOD，选择 Timeout 模式。
9. 使能 LPTIM2\_IER 中断寄存器，打开溢出中断。
10. 使能 LPTIM2\_CR1.EN，启动计数器。

注：计数器溢出前没有出现新的 trigger，则产生溢出中断并停止计数，并清除使能，如果要重新使用，需要再次使能该中断。

# 21 RTC

## 21.1 概述

实时时钟 (RTC) 是一个独立的定时器/计数器, 可提供基本的闹钟中断或者长时间的计数服务。闹钟中断通过可配置的实时时钟计数周期实现。

## 21.2 主要特性

- 内部或者外部 32kHz 时钟源
- 使用 BCD 时间实现可编程的完整万年历
- 周期唤醒中断功能
- 可编程的闹钟功能
- 可从 PAD 输出 XTLF 时钟信号供用户校准
- 数字调校, 精度 $\pm 0.119\text{ppm}$
- RTC 计时器部分不复位
- 2 路输入上下沿时间戳功能

## 21.3 低功耗时基分频器 (LTBC)

### 21.3.1 LTBC 功能

低功耗时基计数器 (LTBC) 模块用于产生系统所需的低速工作时钟, 功能包括:

- 通过对 RCL 的预分频得到 64Hz 的 RTC 工作时钟
- 可通过调整计数周期实现 RTC 时钟的数字调校, 每 128s 调校一次可实现最小步长为 0.23842ppm 调校后理论精度 $\pm 0.1192\text{ppm}$
- 16.384MHz 时钟虚拟调校可得到精确秒时标
- 可产生 1kHz、256Hz、64Hz、16Hz、4Hz、1Hz 周期中断, 其中 1K 和 256Hz 是未经调校的, 其他是经过数字调校的 (如果使能了数字调校)
- 64Hz 预分频电路不受芯片复位影响
- 1/256s 精度授时


### 21.3.2 LTBC 数字调校

数字调校用来弥补外部时钟源带来的误差。使用 ADJUST, ADSIGN, PR1SEN 寄存器对 RTC 进行正向或者负向的数字调校，具体使用方法见寄存器的定义。

## 21.4 时间戳功能

为了支持开盖合盖检测，RTC 支持外部 IO 事件触发的时间戳功能。外部 IO 触发源为 STAMP0 和 STAMP1 的输入电平变化。使用此功能时，将相应的 IO 复用为 STAMP0 和 STAMP1 功能，打开 RTC\_STORREN 寄存器使能相应通道，当 STAMP0 或 STAMP1 出现任何上升沿或下降沿时，RTC 会自动记录当前时间到 STAMP 寄存器组中，同时产生相应的标志，可用于产生中断或者供软件查询。

注意时间戳功能仅在 SLEEP 和 DEEPSLEEP 休眠模式下有效，ACTIVE 模式下时间戳功能不起作用，开盖合盖检测由软件中断来处理。



时间戳仅在相应标志寄存器为 0 的情况下记录事件发生时间，如果对应标志已经为 1，则忽略相应事件。因此如果有多次事件发生，时间戳仅记录第一次事件发生的时间，除非软件在事件发生后清除了标志寄存器。

## 21.5 寄存器描述

RTC 寄存器基地址：0x40001400

表 21-1: RTC 寄存器列表

偏置	名称	描述
0x00	RTC_WE	写使能寄存器
0x04	RTC_IE	中断使能寄存器
0x08	RTC_IF	中断标志寄存器

偏置	名称	描述
0x0C	RTC_BCDSEC	BCD 时间秒寄存器
0x10	RTC_BCDMIN	BCD 时间分钟寄存器
0x14	RTC_BCDHOUR	BCD 时间小时寄存器
0x18	RTC_BCDDATE	BCD 时间天寄存器
0x1C	RTC_BCDWEEK	BCD 时间星期寄存器
0x20	RTC_BCDMONTH	BCD 时间月寄存器
0x24	RTC_BCDYEAR	BCD 时间年寄存器
0x28	RTC_ALARM	闹钟寄存器
0x2C	RTC_FSEL	时钟信号输出控制寄存器
0x30	RTC_ADJUST	LTBC 数值调整寄存器
0x34	RTC_ADSIGN	LTBC 数值调整方向寄存器
0x38	RTC_PRISEN	LTBC 虚拟调校使能寄存器
0x3C	RTC_SECCNT	毫秒计数值寄存器
0x40	RTC_STAMPEN	时间戳使能寄存器
0x44	RTC_CLKSTAMP0R	上升沿时间戳寄存器 0
0x48	RTC_CALSTAMP0R	上升沿日历戳寄存器 0
0x4C	RTC_CLKSTAMP0F	下降沿时间戳寄存器 0
0x50	RTC_CALSTAMP0F	下降沿日历戳寄存器 0
0x54	RTC_CLKSTAMP1R	上升沿时间戳寄存器 1
0x58	RTC_CALSTAMP1R	上升沿日历戳寄存器 1
0x5C	RTC_CLKSTAMP1F	下降沿时间戳寄存器 1
0x60	RTC_CALSTAMP1F	下降沿日历戳寄存器 1

本小结对 RTC 寄存器进行了详细介绍。

### 21.5.1 写使能寄存器 RTC\_WE (偏移: 00H)

比特	名称	属性	复位值	描述
31:0	RTCWE	R/W	0	RTC 写使能寄存器， 当 CPU 向 RTC_WE 写入 0xACACACAC 时，允许 CPU 向 RTC 的 BCD 时间寄存器写入初值，这时 RTCWE 置 1；当 CPU 向 RTC_WE 写入不为 0xACACACAC 的任意值时恢复写保护，这时 RTCWE 清 0。

### 21.5.2 中断使能寄存器 RTC\_IE (偏移: 04H)

比特	名称	属性	复位值	描述
31:17	-	R	0	保留
16	STPR1IE	R/W	0	RTC STAMP1 上升沿事件中断使能 0: 禁止中断 1: 使能中断

比特	名称	属性	复位值	描述
15	STPF1IE	R/W	0	RTC STAMP1 下降沿事件中断使能 0: 禁止中断 1: 使能中断
14	STPR0IE	R/W	0	RTC STAMP0 上升沿事件中断使能 0: 禁止中断 1: 使能中断
13	STPF0IE	R/W	0	RTC STAMP0 下降沿事件中断使能 0: 禁止中断 1: 使能中断
12	ADJ128_IE	R/W	0	128 秒中断使能。 0: 禁止中断 1: 使能中断
11	ALARM_IE	R/W	0	闹钟中断使能。 0: 禁止中断 1: 使能中断
10	1KHZ_IE	R/W	0	1kHz 中断使能。 0: 禁止中断 1: 使能中断
9	256HZ_IE	R/W	0	256Hz 中断使能。 0: 禁止中断 1: 使能中断
8	64HZ_IE	R/W	0	64Hz 中断使能。 0: 禁止中断 1: 使能中断
7	16HZ_IE	R/W	0	16Hz 中断使能。 0: 禁止中断 1: 使能中断
6	8HZ_IE	R/W	0	8Hz 中断使能。 0: 禁止中断 1: 使能中断
5	4HZ_IE	R/W	0	4Hz 中断使能。 0: 禁止中断 1: 使能中断
4	2HZ_IE	R/W	0	2Hz 中断使能。 0: 禁止中断 1: 使能中断
3	SEC_IE	R/W	0	秒中断使能。 0: 禁止中断 1: 使能中断
2	MIN_IE	R/W	0	分中断使能。 0: 禁止中断 1: 使能中断
1	HOUR_IE	R/W	0	小时中断使能。 0: 禁止中断 1: 使能中断
0	DATE_IE	R/W	0	天中断使能。 0: 禁止中断 1: 使能中断

### 21.5.3 中断标志寄存器 RTC\_IF (偏移: 08H)

比特	名称	属性	复位值	描述
31:17	-	R	0	保留
16	STPR1IF	R/W	0	RTC STAMP1 上升沿事件中断标志 1: 中断置位 0: 无中断产生 此寄存器为 1 的情况下时间戳 1 不再记录新的上升沿事件
15	STPF1IF	R/W	0	RTC STAMP1 下降沿事件中断标志 1: 中断置位 0: 无中断产生 此寄存器为 1 的情况下时间戳 1 不再记录新的下降沿事件
14	STPR0IF	R/W	0	RTC STAMP0 上升沿事件中断标志 1: 中断置位 0: 无中断产生 此寄存器为 1 的情况下时间戳 0 不再记录新的上升沿事件
13	STPF0IF	R/W	0	RTC STAMP0 下降沿事件中断标志 1: 中断置位 0: 无中断产生 此寄存器为 1 的情况下时间戳 0 不再记录新的下降沿事件
12	ADJ128_IF	R/W	0	128 秒中断标志。写 1 清零 1: 中断置位 0: 无中断产生
11	ALARM_IF	R/W	0	闹钟中断标志。写 1 清零 1: 中断置位 0: 无中断产生
10	1KHZ_IF	R/W	0	1kHz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
9	256HZ_IF	R/W	0	256Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
8	64HZ_IF	R/W	0	64Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
7	16HZ_IF	R/W	0	16Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
6	8HZ_IF	R/W	0	8Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
5	4HZ_IF	R/W	0	4Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生

比特	名称	属性	复位值	描述
4	2HZ_IF	R/W	0	2Hz 中断标志。写 1 清零 1: 中断置位 0: 无中断产生
3	SEC_IF	R/W	0	秒中断标志。写 1 清零 1: 中断置位 0: 无中断产生
2	MIN_IF	R/W	0	分中断标志。写 1 清零 1: 中断置位 0: 无中断产生
1	HOUR_IF	R/W	0	小时中断标志。写 1 清零 1: 中断置位 0: 无中断产生
0	DATE_IF	R/W	0	天中断标志。写 1 清零 1: 中断置位 0: 无中断产生

#### 21.5.4 BCD 时间秒寄存器 RTC\_BCDSEC (偏移: 0CH)

比特	名称	属性	复位值	描述
31:7	-	R	0	保留
6:0	BCDSEC	R/W	不会被复位	秒时间数值, BCD 格式。

#### 21.5.5 BCD 时间分钟寄存器 RTC\_BCDMIN (偏移: 10H)

比特	名称	属性	复位值	描述
31:7	-	R	0	保留
6:0	BCDMIN	R/W	不会被复位	分钟时间数值, BCD 格式。

#### 21.5.6 BCD 时间小时寄存器 RTC\_BCDHOUR (偏移: 14H)

比特	名称	属性	复位值	描述
31:6	-	R	0	保留
5:0	BCDHOUR	R/W	不会被复位	小时数值, BCD 格式。

#### 21.5.7 BCD 时间天寄存器 RTC\_BCDDATE (偏移: 18H)

比特	名称	属性	复位值	描述
31:6	-	R	0	保留
5:0	BCDDATE	R/W	不会被复位	天数值, BCD 格式。

#### 21.5.8 BCD 时间星期寄存器 RTC\_BCDWEEK (偏移: 1CH)

比特	名称	属性	复位值	描述
31:3	-	R	0	保留
2:0	BCDWEEK	R/W	不会被复位	周数值, BCD 格式。

### 21.5.9 BCD 时间月寄存器 RTC\_BCDMONTH（偏移：20H）

比特	名称	属性	复位值	描述
31:5	-	R	0	保留
4:0	BCDMONTH	R/W	不会被复位	月数值，BCD 格式。

### 21.5.10 BCD 时间年寄存器 RTC\_BCDYEAR（偏移：24H）

比特	名称	属性	复位值	描述
31:8	-	R	0	保留
7:0	BCDYEAR	R/W	不会被复位	年数值，BCD 格式。

### 21.5.11 闹钟寄存器 RTC\_ALARM（偏移：28H）

比特	名称	属性	复位值	描述
31:22	-	R	0	保留
21:16	ALARMHOUR	R/W	0	闹钟的小时数值。
15	-	R	0	保留
14:8	ALARMMIN	R/W		闹钟的分数值。
7	-	R	0	保留
6:0	ALARMSEC	R/W		闹钟的秒数值。

### 21.5.12 时钟信号输出控制寄存器 RTC\_FSEL（偏移：2CH）

比特	名称	属性	复位值	描述
31:4	-	R	0	保留

比特	名称	属性	复位值	描述
3:0	FSEL	R/W	0	频率输出选择信号： 4'b0000：输出 16.384M 时钟分频得到的精确 1 秒方波 4'b0001：输出 16.384M 时钟分频的高电平宽度 80ms 的秒时标 4'b0010：输出秒计数器进位信号，高电平宽度 1s 4'b0011：输出分计数器进位信号，高电平宽度 1s 4'b0100：输出小时计数器进位信号，高电平宽度 1s 4'b0101：输出天计数器进位信号，高电平宽度 1s 4'b0110：输出闹钟匹配信号 4'b0111：输出 128 秒方波信号 4'b1000：反向输出 16.384M 时钟分频的高电平宽度 80ms 的秒时标 4'b1001：反向输出秒计数器进位信号 4'b1010：反向输出分计数器进位信号 4'b1011：反向输出小时计数器进位信号 4'b1100：反向输出天计数器进位信号 4'b1101：反向输出闹钟匹配信号 4'b1110：反向输出 16.384M 时钟分频的精确 1s 方波信号 4'b1111：输出 RTC 内部秒时标方波

### 21.5.13 LTBC 数值调整寄存器 RTC\_ADJUST（偏移：30H）

比特	名称	属性	复位值	描述
31:11	-	R	0	保留
10:0	ADJUST	R/W	不会被复位	LTBC 补偿调整数值 --在进行数字调校时，ADJUST[10:7]为数字调校的公共值，在每秒的计数里调整 ADJUST[10:7] 个 32768Hz 时钟周期；ADJUST[6:0]为数字调校的私有值，在 128s 计数里的第 0 秒到第 ADJUST[6:0]-1 秒各调整 1 个 32768Hz 时钟周期。 --在进行虚拟调校时，RTC 在 128s 计数里调整 ADJUST[10:0]个 30.5us。

### 21.5.14 LTBC 数值调整方向寄存器 RTC\_ADSIGN（偏移：34H）

比特	名称	属性	复位值	描述
31:1	-	R	0	保留
0	ADSIGN	R/W	不会被复位	LTBC 补偿方向 0：表示增加计数初值 1：表示减少计数初值

### 21.5.15 LTBC 虚拟调校使能寄存器 RTC\_PRISEN (偏移: 38H)

比特	名称	属性	复位值	描述
31:1	-	R	0	保留
0	PR1SEN	R/W	0	虚拟调校使能信号 0: 表示使能虚拟调校功能, 使用 16.384MHz 时钟分频对 RTC 进行调校 1: 表示禁止虚拟调校功能, 使用 32768Hz 时钟分频对 RTC 进行调校

### 21.5.16 毫秒计数值寄存器 RTC\_SECNT (偏移: 3CH)

比特	名称	属性	复位值	描述
31:8	-	R	0	保留
7:0	MSCNT	R	不会被复位	毫秒计数器值。以 256Hz 为周期计数, 精度 3.9ms。

### 21.5.17 时间戳使能寄存器 RTC\_STAMPEN (偏移: 40H)

比特	名称	属性	复位值	描述
31:2	-	R	0	保留
1	STAMP1EN	R/W	不会被复位	STAMP1 触发的时间戳功能使能位。无复位值, 建议软件上电后进行初始化。 1: 打开时间戳 0: 关闭时间戳
0	STAMP0EN	R/W	不会被复位	STAMP0 触发的时间戳功能使能位。无复位值, 建议软件上电后进行初始化。 1: 打开时间戳 0: 关闭时间戳

### 21.5.18 上升沿时间戳寄存器 0 RTC\_CLKSTAMP0R (偏移: 44H)

比特	名称	属性	复位值	描述
31:22	-	R	0	保留
21:16	HRSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 小时寄存器的值。
15	-	R	0	保留
14:8	MINSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 分寄存器的值。
7	-	R	0	保留
6:0	SECSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 秒寄存器的值。

**21.5.19 上升沿日历戳寄存器 0 RTC\_CALSTAMP0R (偏移: 48H)**

比特	名称	属性	复位值	描述
31:24	YRSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 年寄存器的值。
23:21	-	R	0	保留
20:16	MONSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 月寄存器的值。
15:11	-	R	0	保留
10:8	WKSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 周寄存器的值。
7:6	-	R	0	保留
5:0	DAYSTP0R	R/W	不会被复位	检测到 STAMP0 输入上升沿后存储 BCD 天寄存器的值。

**21.5.20 下降沿时间戳寄存器 0 RTC\_CLKSTAMP0F (偏移: 4CH)**

比特	名称	属性	复位值	描述
31:22	-	R	0	保留
21:16	HRSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 小时寄存器的值。
15	-	R	0	保留
14:8	MINSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 分寄存器的值。
7	-	R	0	保留
6:0	SECSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 秒寄存器的值。

**21.5.21 下降沿日历戳寄存器 0 RTC\_CALSTAMP0F (偏移: 50H)**

比特	名称	属性	复位值	描述
31:24	YRSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 年寄存器的值。
23:21	-	R	0	保留
20:16	MONSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 月寄存器的值。
15:11	-	R	0	保留
10:8	WKSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 周寄存器的值。
7:6	-	R	0	保留
5:0	DAYSTP0F	R/W	不会被复位	检测到 STAMP0 输入下降沿后存储 BCD 天寄存器的值。

**21.5.22 上升沿时间戳寄存器 1 RTC\_CLKSTAMP1R (偏移: 54H)**

比特	名称	属性	复位值	描述
31:22	-	R	0	保留

比特	名称	属性	复位值	描述
21:16	HRSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 小时寄存器的值。
15	-	R	0	保留
14:8	MINSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 分寄存器的值。
7	-	R	0	保留
6:0	SECSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 秒寄存器的值。

### 21.5.23 上升沿日历戳寄存器 1 RTC\_CALSTAMP1R (偏移: 58H)

比特	名称	属性	复位值	描述
31:24	YRSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 年寄存器的值。
23:21	-	R	0	保留
20:16	MONSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 月寄存器的值。
15:11	-	R	0	保留
10:8	WKSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 周寄存器的值。
7:6	-	R	0	保留
5:0	DAYSTP1R	R/W	不会被复位	检测到 STAMP1 输入上升沿后存储 BCD 天寄存器的值。

### 21.5.24 下降沿时间戳寄存器 1 RTC\_CLKSTAMP1F (偏移: 5CH)

比特	名称	属性	复位值	描述
31:22	-	R	0	保留
21:16	HRSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 小时寄存器的值。
15	-	R	0	保留
14:8	MINSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 分寄存器的值。
7	-	R	0	保留
6:0	SECSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 秒寄存器的值。

### 21.5.25 下降沿日历戳寄存器 1 RTC\_CALSTAMP1F (偏移: 60H)

比特	名称	属性	复位值	描述
31:24	YRSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 年寄存器的值。
23:21	-	R	0	保留
20:16	MONSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 月寄存器的值。
15:11	-	R	0	保留

比特	名称	属性	复位值	描述
10:8	WKSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 周寄存器的值。
7:6	-	R	0	保留
5:0	DAYSTP1F	R/W	不会被复位	检测到 STAMP1 输入下降沿后存储 BCD 天寄存器的值。

## 21.6 使用流程

### 21.6.1 RTC 时间设置

由于 RTC 走时时钟较慢，为了提高抗 EMC 干扰能力，提供时间写保护功能，必须先对写保护寄存器写入 0xACACACAC，才能改写时间寄存器，软件可以通过写入除 0xACACACAC 外的任意值来禁止时间寄存器的写入，恢复写保护。

软件应在秒中断发生后再去置时，降低异步风险。同时支持 ms 级授时，即可以设置时间到 3.9ms 级别精度 (1/256s)。此外，当软件写入秒时间时，硬件自动清零 64Hz->1Hz 的秒内计数器，以便实现秒对齐。

推荐的 RTC 时间设置流程如下：

1. 等待秒中断时间发生。
2. 连续写入年月日时分秒寄存器。
3. 如需 ms 级授时，再写入毫秒计数器。
4. 读出时间寄存器进行校验。

经过以上操作后最大授时误差在 4ms 以内。

### 21.6.2 RTC 时间读取

- 时间读取方式 1：

1. 读 BCDCIME 值
2. 再次读 BCDCIME 值

如果 2 次读取内容一致，则为正确的当前时间；如果两次读取内容不一致，则重复前两个步骤。

- 时间读取方式 2：

软件在 1s 中断发生后去读取时间，在 1s 内当前时间不会变化，因此能保证读到正确的当前时间值。

### 21.6.3 时间戳使用

1. 配置 SCU\_PxSEL 寄存器，触发使用的 GPIO 为 RTC\_STAMP 模式。

2. 配置 SCU\_PADIE0 寄存器，触发使用的 GPIO 为输入使能模式。
3. 配置 GPIO\_DIR(x)寄存器，触发使用的 GPIO 为输入模式。
4. 配置 RTC\_IE 寄存器，选择 GPIO 边沿触发中断的模式。
5. 配置 RTC\_STAMPEN 寄存器，使能时间戳功能。
6. 使能 RTC 相关的中断。
7. 当 GPIO 检测到匹配信号时，触发中断，并记录时间戳。

#### 21.6.4 RTC 设置闹钟

1. 配置 SCU\_CTRL0 寄存器，32kHz RCL 时钟，RTC 模块内部自动分频成 1Hz 时钟。
2. 配置 RTC\_WE 寄存器，使能写功能。
3. 设定 BCD 码的时分秒初始值。
4. 配置 RTC\_WE 寄存器，关闭写功能。
5. 配置 RTC\_ALARM 寄存器，设定 RTC 闹钟匹配值。
6. 写 RTC\_IF 寄存器清除 RTC 中断。
7. 配置 RTC\_IE 寄存器，使能 RTC 中断。
8. RTC 中断触发后，配置 RTC\_IF 寄存器清除中断。

## 22 DMA

### 22.1 概述

直接存储器访问(DMA)，支持 8 通道数据传输。

### 22.2 主要特性

- 支持单 MASTER 口。
- 可以控制 FLASH、SRAM、SPI0、SPI1、UART1、ADC、GPIOA、GTIMER、LPTIMER、ATIMER 模块之间的数据传输，其中 FLASH 仅可以作为源地址。
- 支持 Memory to Memory 模式、Memory to Peripheral 模式、Peripheral to Memory 模式、Peripheral to Peripheral 模式。
- 内部含有 8 个 DMA 通道，通道 0 ~ 7 的优先级从高到低。
- 数据传输的位宽可设、传输的 Block 长度可设。
- 内部含有深度为 16 的 FIFO。
- Block 最大长度可设为 1023 words。
- 支持源地址不变传输、递增传输。支持目的地址的不变传输、递增传输。

### 22.3 寄存器描述

DMA 寄存器基地址：0x40020000

表 22-1: DMA 寄存器列表

偏置	名称	描述
0x00	DMA_SRC_ADDR_C0	通道 0 源地址寄存器
0x04	DMA_DST_ADDR_C0	通道 0 目的地址寄存器
0x08	DMA_CH_CTRL_C0	通道 0 控制信息寄存器
0x0C	DMA_CH_STS_C0	通道 0 传送状态寄存器
0x10	DMA_CH_SPER_C0	通道 0 源外设选择寄存器
0x14	DMA_CH_DPER_C0	通道 0 目标外设选择寄存器
0x20	DMA_SRC_ADDR_C1	通道 1 源地址寄存器
0x24	DMA_DST_ADDR_C1	通道 1 目的地址寄存器
0x28	DMA_CH_CTRL_C1	通道 1 控制信息寄存器
0x2C	DMA_CH_STS_C1	通道 1 传送状态寄存器
0x30	DMA_CH_STS_C1	通道 1 传送状态寄存器
0x34	DMA_CH_SPER_C1	通道 1 源外设选择寄存器
0x40	DMA_SRC_ADDR_C2	通道 2 源地址寄存器
0x44	DMA_DST_ADDR_C2	通道 2 目的地址寄存器
0x48	DMA_CH_CTRL_C2	通道 2 控制信息寄存器

偏置	名称	描述
0x4C	DMA_CH_STS_C2	通道 2 传送状态寄存器
0x50	DMA_CH_STS_C2	通道 2 传送状态寄存器
0x54	DMA_CH_SPER_C2	通道 2 源外设选择寄存器
0x60	DMA_SRC_ADDR_C3	通道 3 源地址寄存器
0x64	DMA_DST_ADDR_C3	通道 3 目的地址寄存器
0x68	DMA_CH_CTRL_C3	通道 3 控制信息寄存器
0x6C	DMA_CH_STS_C3	通道 3 传送状态寄存器
0x70	DMA_CH_STS_C3	通道 3 传送状态寄存器
0x74	DMA_CH_SPER_C3	通道 3 源外设选择寄存器
0x80	DMA_SRC_ADDR_C4	通道 4 源地址寄存器
0x84	DMA_DST_ADDR_C4	通道 4 目的地址寄存器
0x88	DMA_CH_CTRL_C4	通道 4 控制信息寄存器
0x8C	DMA_CH_STS_C4	通道 4 传送状态寄存器
0x90	DMA_CH_STS_C4	通道 4 传送状态寄存器
0x94	DMA_CH_SPER_C4	通道 4 源外设选择寄存器
0xA0	DMA_SRC_ADDR_C5	通道 5 源地址寄存器
0xA4	DMA_DST_ADDR_C5	通道 5 目的地址寄存器
0xA8	DMA_CH_CTRL_C5	通道 5 控制信息寄存器
0xAC	DMA_CH_STS_C5	通道 5 传送状态寄存器
0xB0	DMA_CH_STS_C5	通道 5 传送状态寄存器
0xB4	DMA_CH_SPER_C5	通道 5 源外设选择寄存器
0xC0	DMA_SRC_ADDR_C6	通道 6 源地址寄存器
0xC4	DMA_DST_ADDR_C6	通道 6 目的地址寄存器
0xC8	DMA_CH_CTRL_C6	通道 6 控制信息寄存器
0xCC	DMA_CH_STS_C6	通道 6 传送状态寄存器
0xD0	DMA_CH_STS_C6	通道 6 传送状态寄存器
0xD4	DMA_CH_SPER_C6	通道 6 源外设选择寄存器
0xE0	DMA_SRC_ADDR_C7	通道 7 源地址寄存器
0xE4	DMA_DST_ADDR_C7	通道 7 目的地址寄存器
0xE8	DMA_CH_CTRL_C7	通道 7 控制信息寄存器
0xEC	DMA_CH_STS_C7	通道 7 传送状态寄存器
0xF0	DMA_CH_STS_C7	通道 7 传送状态寄存器
0xF4	DMA_CH_SPER_C7	通道 7 源外设选择寄存器
0x100	DMAC_EN	DMA 控制器使能寄存器
0x104	DMA_SOFT_RESET	DMA 软复位寄存器
0x108	DMA_INT_STATUS	DMA 中断指示寄存器
0x10C	DMA_INT_MASK	DMA 中断屏蔽寄存器
0x114	DMA_PER_REQ	DMA 外设请求寄存器

### 22.3.1 通道源地址寄存器 DMA\_SRC\_ADDR\_Cx (偏移: 20\*x+00H) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述
31:21	HI_SRC_ADDR	R/W	0	源高位地址, 主要用于 decoder 选通
20:0	LOW_SRC_ADDR	R/W	0	源低位地址, 主要用于具体外设的存储访问

### 22.3.2 通道目的地址寄存器 DMA\_DST\_ADDR\_Cx (偏移: 20\*x+04H) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述
31:21	HI_DST_ADDR	R/W	0	目的高位地址, 主要用于 decoder 选通
20:0	LOW_DST_ADDR	R/W	0	目的低位地址, 主要用于具体外设的存储访问

### 22.3.3 通道控制信息寄存器 DMA\_CH\_CTRL\_Cx (偏移: 20\*x+08H) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述																				
31:30	WIDTH	R/W	0	数据位宽, 0: 8 位数据位宽; 1: 16 位数据位宽; 2: 32 位数据位宽, 3: 非法, 但模块表现为 32 位的读写 源和目的数据位宽一样																				
29:15	XFER_SIZE	R/W	0	传输块大小, 对 8 位模式支持最大 32768 bytes 的块; 32 位模式支持 32768 words 的块																				
14:12	FLOW_CTRL	R/W	0	流控模式 <table border="1" style="display: inline-table; vertical-align: middle;"> <thead> <tr> <th>数据值</th> <th>源</th> <th>目的</th> <th>流控</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>Memory</td> <td>Memory</td> <td>DMAC</td> </tr> <tr> <td>1</td> <td>Memory</td> <td>Peripheral</td> <td>DMAC</td> </tr> <tr> <td>2</td> <td>Peripheral</td> <td>Memory</td> <td>DMAC</td> </tr> <tr> <td>3</td> <td>Peripheral</td> <td>Peripheral</td> <td>DMAC</td> </tr> </tbody> </table>	数据值	源	目的	流控	0	Memory	Memory	DMAC	1	Memory	Peripheral	DMAC	2	Peripheral	Memory	DMAC	3	Peripheral	Peripheral	DMAC
数据值	源	目的	流控																					
0	Memory	Memory	DMAC																					
1	Memory	Peripheral	DMAC																					
2	Peripheral	Memory	DMAC																					
3	Peripheral	Peripheral	DMAC																					
11:5	RSV	-	-	保留																				
4:3	DST_INC	R/W	0	目的地址递增指示位, 如果有效, 则目的地址将 随读取的数据递增, 否则保持不变 01: 地址递增 10: 地址递减																				
2:1	SRC_INC	R/W	0	源地址递增指示位, 如果有效, 则源地址将随读 取的数据递增, 否则保持不变 01: 地址递增 10: 地址递减																				
0	CH_EN	R/W	0	通道使能标志, 对于 DMAC 流控时, 块传送结 束后自动清 0																				

### 22.3.4 通道传送状态寄存器 DMA\_CH\_STS\_Cx (偏移: 20\*x +0CH) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:1	LENGTH	R	0	在 DMA 传输时, 表示此通道已经传输的数据长 度

比特	名称	属性	复位值	描述
0	CH_BUSY	R	0	通道工作状态信息： 0: Idle 1: Busy

### 22.3.5 通道源外设选择寄存器 DMA\_CH\_SPER\_Cx(偏移:20\*x+10H) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
4:0	SPER	R/W	0	源外设，主要用于源外设的请求选取 具体外设分配为： 1: SPI0 接收 3: SPI1 接收 5: UART1 接收 6: ADC 接收 7: GPIOA_GTIMER0 (GPIOA 或 GTIMER0 的 中断信号) 8: LPTIM3_CAP1 9: LPTIM3_CAP0 10: LPTIM2_CAP1 11: LPTIM2_CAP0 12: LPTIM1_CAP1 13: LPTIM1_CAP0 14: LPTIM0_CAP1 15: LPTIM0_CAP0 16: ATIMER CTU 17: ATIMER CC4 18: ATIMER CC3 19: ATIMER CC2 20: ATIMER CC1

### 22.3.6 通道目标外设选择寄存器 DMA\_CH\_DPER\_Cx(偏移:20\*x+14H) (x=0,1,2,3,4,5,6,7)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留

比特	名称	属性	复位值	描述
4:0	DPER	R/W	0	目的外设，主要用于目的外设的请求选取具体外设分配为： 0: SPI0 发送 2: SPI1 发送 4: UART1 发送 7: GPIOA_GTIMER0 16: ATIMER CTU（外部触发事件、软件触发事件和 COM 事件） 17: ATIMER CC4 18: ATIMER CC3 19: ATIMER CC2 20: ATIMER CC1

### 22.3.7 DMA 控制器使能寄存器 DMAC\_EN（偏移：100H）

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	DMAC_EN	R/W	0	1: 使能 DMA 控制器； 0: 关闭 DMA 控制寄存器

### 22.3.8 DMA 软复位寄存器 DMA\_SOFT\_RESET（偏移：104H）

比特	名称	属性	复位值	描述
31:0	DMA_SOFT_RESET	W	-	本寄存器为写操作虚拟寄存器，当 DMAC 模块采样到对此寄存器有写操作时，DMAC 将复位状态机以及需要复位的寄存器。没有实际的比特存在

### 22.3.9 DMA 中断指示寄存器 DMA\_INT\_STATUS（偏移：108H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	INT_TC_C7	R/W	0	通道 7 块传输结束中断指示，写 1 清 0
14	INT_TC_C6	R/W	0	通道 6 块传输结束中断指示，写 1 清 0
13	INT_ERR_C7	R/W	0	通道 7 总线出错中断指示，写 1 清 0
12	INT_ERR_C6	R/W	0	通道 6 总线出错中断指示，写 1 清 0
11	INT_TC_C5	R/W	0	通道 5 块传输结束中断指示，写 1 清 0
10	INT_TC_C4	R/W	0	通道 4 块传输结束中断指示，写 1 清 0
9	INT_ERR_C5	R/W	0	通道 5 总线出错中断指示，写 1 清 0
8	INT_ERR_C4	R/W	0	通道 4 总线出错中断指示，写 1 清 0
7	INT_TC_C3	R/W	0	通道 3 块传输结束中断指示，写 1 清 0
6	INT_TC_C2	R/W	0	通道 2 块传输结束中断指示，写 1 清 0
5	INT_ERR_C3	R/W	0	通道 3 总线出错中断指示，写 1 清 0
4	INT_ERR_C2	R/W	0	通道 2 总线出错中断指示，写 1 清 0
3	INT_TC_C1	R/W	0	通道 1 块传输结束中断指示，写 1 清 0
2	INT_TC_C0	R/W	0	通道 0 块传输结束中断指示，写 1 清 0
1	INT_ERR_C1	R/W	0	通道 1 总线出错中断指示，写 1 清 0

比特	名称	属性	复位值	描述
0	INT_ERR_C0	R/W	0	通道 0 总线出错中断指示, 写 1 清 0

### 22.3.10 DMA 中断屏蔽寄存器 DMA\_INT\_MASK (偏移: 10CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	MASK_TC_C7	R/W	0	通道 7 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
14	MASK_TC_C6	R/W	0	通道 6 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
13	MASK_ERR_C7	R/W	0	通道 7 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
12	MASK_ERR_C6	R/W	0	通道 6 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
11	MASK_TC_C5	R/W	0	通道 5 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
10	MASK_TC_C4	R/W	0	通道 4 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
9	MASK_ERR_C5	R/W	0	通道 5 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
8	MASK_ERR_C4	R/W	0	通道 4 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
7	MASK_TC_C3	R/W	0	通道 3 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
6	MASK_TC_C2	R/W	0	通道 2 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
5	MASK_ERR_C3	R/W	0	通道 3 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
4	MASK_ERR_C2	R/W	0	通道 2 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
3	MASK_TC_C1	R/W	0	通道 1 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
2	MASK_TC_C0	R/W	0	通道 0 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
1	MASK_ERR_C1	R/W	0	通道 1 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0
0	MASK_ERR_C0	R/W	0	通道 0 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0

### 22.3.11 DMA 外设请求寄存器 DMA\_PER\_REQ DMA (偏移: 114H)

直接把 8 个外设请求连过来, 没有实际的寄存器。

比特	名称	属性	复位值	描述
31:21	RSV	-	-	保留
20	ATIMER_CC1	R	0	ATIMER_CC1 通道请求
19	ATIMER_CC2	R	0	ATIMER_CC2 通道请求

比特	名称	属性	复位值	描述
18	ATIMER_CC3	R	0	ATIMER_CC3 通道请求
17	ATIMER_CC4	R	0	ATIMER_CC4 通道请求
16	ATIMER_CTI	R	0	ATIMER 外部触发请求/用户软件触发请求/COM 触发请求
15	LPTIM0_RX1	R	0	LPTIM0 输入捕获通道 1 请求
14	LPTIM0_RX2	R	0	LPTIM0 输入捕获通道 2 请求
13	LPTIM1_RX1	R	0	LPTIM1 输入捕获通道 1 请求
12	LPTIM1_RX2	R	0	LPTIM1 输入捕获通道 2 请求
11	LPTIM2_RX1	R	0	LPTIM2 输入捕获通道 1 请求
10	LPTIM2_RX2	R	0	LPTIM2 输入捕获通道 2 请求
9	LPTIM3_RX1	R	0	LPTIM3 输入捕获通道 1 请求
8	LPTIM3_RX2	R	0	LPTIM3 输入捕获通道 2 请求
7	GPIO0_GTIMER_REQ	R	0	GPIO0_GTIMER 请求
6	ADC_REQ	R	0	ADC 接收请求
5	UART1_RX_REQ	R	0	UART1 接收请求
4	UART1_TX_REQ	R	0	UART1 发送请求
3	SPI1_RX_REQ	R	0	SPI1 接收请求
2	SPI1_TX_REQ	R	0	SPI1 发送请求
1	SPI0_RX_REQ	R	0	SPI0 接收请求
0	SPI0_TX_REQ	R	0	SPI0 发送请求

## 22.4 使用流程

软件配置步骤：

1. 配置 DMA\_CH\_CTRL\_Cx.FLOW\_CTRL，选择 DMA 传输模式；
2. 配置 DMA\_CH\_CTRL\_Cx.SRC\_PER 和 DST\_PER，选择外设握手信号(传输地址为外设时才需要设置)；
3. 配置 DMA\_CH\_CTRL\_Cx.SRC\_INC 和 DST\_INC，选择源地址和目的地址是否递增或不变；
4. 配置 DMA\_CH\_CTRL\_Cx.WIDTH，选择传输数据的位宽；
5. 配置 DMAC\_EN 为 1，使能 DMA 控制器；
6. 配置 DMA\_SRC\_ADDR\_Cx，配置通道源地址；
7. 配置 DMA\_DST\_ADDR\_Cx，配置通道目的地址；
8. 配置 DMA\_CH\_CTRL\_Cx.XFER\_SIZE，配置传输块数量；
9. 配置 DMA\_CH\_CTRL\_Cx.CH\_EN，使能 DMA 通道传输；
10. 等待 DMA\_CH\_CTRL\_Cx.CH\_EN 为 0，传输完成。若使能了传输结束中断，则等待传输结束中断后再处理。

## 23 CRC16

### 23.1 概述

CRC16 是一个以多项式  $G(x) = x^{16} + x^{12} + x^5 + 1$  为计算式的硬件 16 位 CRC 循环冗余校验计算电路。可以根据用户预设的 CRC 初值，通讯数据计算出合适的 CRC 结果，并且支持设置输入数据与结果的正反向。

### 23.2 寄存器描述

CRC 寄存器基地址：0x40001800

表 23-1：CRC 寄存器列表

偏置	名称	描述
0x00	CRC16_DATA	写入需校验的数据与读出 CRC 结果
0x04	CRC16_INIT	写入 16 位 CRC 初值
0x08	CRC16_CTRL	CRC 控制寄存器

#### 23.2.1 数据寄存器 CRC16\_DATA（偏移：00H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:8	RSLT2	R	0x0	读出 16 位 CRC 计算结果的高 8 位
7:0	DATA_RSLT1	R/W	0x0	写：写入需要进行 CRC 校验计算的数据，如需要校验的数据不止 8 位需按顺序逐次写入 读：读出 16 位 CRC 计算结果的低 8 位

低 8 位对于需校验数据来说为只写，写入后无法再次读出。

读操作返回 16 位 CRC 计算结果，其中低 8 位为与数据寄存器复用。

读操作将会对 CRC 计算清零，即读操作后将会重新载入初始值，次输入数据时会进行与读之前结果无关的新一轮计算。

#### 23.2.2 初始值寄存器 CRC16\_INIT（偏移：04H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	INIT	R/W	0x0	写入 16 位 CRC 初始值

### 23.2.3 控制寄存器 CRC16\_CTRL (偏移: 08H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	RSLT_REV	R/W	0	CRC 计算结果是否进行高低位倒序 1: 倒序 0: 不倒序
1	DATA_REV	R/W	0	CRC 计算数据是否进行高低位倒序 1: 倒序 0: 不倒序
0	INITIAL_REV	R/W	0	CRC 初始值是否进行高低位倒序 1: 倒序 0: 不倒序

### 23.3 使用流程

1. 设置 16 位初始值 CRC16\_INIT。
2. 设置 CRC16\_CTRL, 选择数据是否倒序。
3. 向 CRC16\_DATA 中写入 8 位 CRC 计算数据, 如没有完成 CRC 数据输入顺次输入之后 8 位数据直至输入完成。
4. 读 CRC16\_DATA, 将一次返回 CRC 计算结果。

注意: 读取结果后 CRC 计算模块将结束当前计算并重新载入初始值以备下次计算使用。

## 24 RNG

### 24.1 概述

RNG 是一款随机数生成器。可通过写入不同的随机数种子来生成不同的随机数序列。

### 24.2 主要特性

- 32 位随机数
- 可连续读取随机数序列

### 24.3 寄存器描述

寄存器基地址：0x40002000

表 24-1: RNG 寄存器列表

偏置	名称	描述
0x0D4	RNG_CR	随机数控制寄存器
0x0D8	RNG_SEED	随机数种子寄存器
0x0DC	RNG_DATA	随机数数据寄存器

#### 24.3.1 随机数控制寄存器 RNG\_CR (偏移: 0D4H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	RNG_EN	R/W	0	1: 随机数使能 0: 随机数禁止

#### 24.3.2 随机数种子寄存器 RNG\_SEED (偏移: 0D8H)

比特	名称	属性	复位值	描述
31:0	RNG_SEED	R/W	0	随机数种子寄存器

#### 24.3.3 随机数数据寄存器 RNG\_DATA (偏移: 0DCH)

比特	名称	属性	复位值	描述
31:0	RNG_DATA	R	32'hFF00FF	随机数寄存器。读取此寄存器，读出随机数值。

## 24.4 使用流程

1. 配置 RNG\_CR 寄存器的 RNG\_EN 位为 1，使能随机数。
2. 向 RNG\_CR 寄存器写入随机数种子值。
3. 读取 RNG\_DATA 寄存器，读出随机数值，可连续读取。

## 25 WDT

### 25.1 概述

看门狗定时器在到达超时的值的时候可以产生不可屏蔽中断或者是复位。当系统由于软件错误或是由于外部设备故障而无法按照预期的方式响应的时候,使用看门狗定时器可以重新获得控制权。

### 25.2 主要特性

- 32 位递减并且可编程装载的寄存器
- 独立的看门狗时钟使能
- 带中断屏蔽的中断生成逻辑
- 软件跑飞保护锁定寄存器
- 复位使能/禁止产生逻辑
- 调试期间,微处理器的 CPU 暂停时,用户可使能的停滞

### 25.3 寄存器描述

WDT 寄存器基地址: 0x40002400

表 25-1: WDT 寄存器列表

偏置	名称	描述
0x00	WDT_LOAD	装载寄存器
0x04	WDT_CNT	计数寄存器
0x08	WDT_CTRL	控制寄存器
0x0C	WDT_CLR	清除寄存器
0x10	WDT_INTRAW	RAW 中断状态寄存器
0x14	WDT_MINTS	MASK 中断状态寄存器
0x18	WDT_STALL	STALL 寄存器
0x1C	WDT_LOCK	LOCK 寄存器

#### 25.3.1 装载寄存器 WDT\_LOAD(偏移: 00H)

比特	名称	属性	默认值	功能描述
31:0	LOAD	R/W	0xFFFFFFFF	WDOG初始装载值

### 25.3.2 计数寄存器 WDT\_CNT(偏移: 04H)

比特	名称	属性	默认值	功能描述
31:0	CNT	R	0xFFFFFFFF	WDOG内部CNT计数值

### 25.3.3 控制寄存器 WDT\_CTRL(偏移: 08H)

比特	名称	属性	默认值	功能描述
31	WRC	R	1	WDT加载值设置或写WDT_CTRL寄存器生效。向WDT_LOAD或者WDT_CTRL寄存器进行写操作时, 设置位生效会有一些时间的延时。 0: 设置为仍未生效 1: 设置位生效
30:2	RSV	-	-	保留
1	RSTEN	R/W	0	WDT溢出复位使能 0: 不使能溢出复位功能 1: 使能溢出复位功能
0	INTEN	R/W	0	WDT中断使能 0: 不使能中断 1: 使能中断

### 25.3.4 清除寄存器 WDT\_CLR(偏移: 0CH)

比特	名称	属性	默认值	功能描述
31:0	CLR_CARRY	W	0	向此寄存器写入任何值, 将清除WDT溢出状态, 从而清除掉中断和复位。

### 25.3.5 RAW 中断状态寄存器 WDT\_INTRAW(偏移: 10H)

比特	名称	属性	默认值	功能描述
31:0	INTRAW	R	0	原始中断寄存器, 未经中断使能屏蔽 0: WDT内部未发生溢出 1: WDT内部发生溢出

### 25.3.6 MASK 中断状态寄存器 WDT\_MINTS(偏移: 14H)

比特	名称	属性	默认值	功能描述
31:0	INTMS	R	0	0: WDT未产生中断 1: WDT产生中断

### 25.3.7 STALL 控制寄存器 WDT\_STALL(偏移：18H)

比特	名称	属性	默认值	功能描述
31:16	CLKDIV	R/W	0	WDT计数时钟分频值。 0x0：不分频 0x1：2分频 0x2：3分频 .... 0xFFFE：0xFFFF分频 0xFFFF：保留
15:9	RSV	-	-	保留
8	STALL	R/W	0	WDT在芯片处于HALT状态时不计数功能的使能位； 0：不使能HALT状态计数器停止工作功能 1：使能HALT状态计数器停止工作功能
7:0	RSV	-	-	保留

### 25.3.8 LOCK 寄存器 WDT\_LOCK(偏移：1CH)

比特	名称	属性	默认值	功能描述
31:0	LOCK	W	0	WDT LOCK功能使能，当使能LOCK功能时，除此寄存器外的所有WDT寄存器均不可写。向此寄存器写任意值，使能WDT LOCK功能，向此寄存器写0x1ACCE551清除LOCK功能。

## 25.4 使用流程

- WDT 定时器配置：
  1. 向 WDT\_LOCK 寄存器写入 0x1ACCE551 解锁寄存器。
  2. 在 WDT\_STALL 寄存器设置分频值。
  3. 在 WDT\_CTRL 寄存器使能 INTEN 中断功能。
  4. 等待 WDT\_CTRL 寄存器的 WRC 位被置位，即设置生效。
  5. 在 WDT\_LOAD 寄存器里装载所需要的加载值。
  6. 等待 WDT\_CTRL 寄存器的 WRC 位被置位，即设置生效。
  7. 向 WDT\_LOCK 寄存器写入任意值锁定寄存器。
  8. 系统根据装载值及计数时钟分频值定时进入中断。
- WDT 喂狗流程配置
  1. 向 WDT\_LOCK 寄存器写入 0x1ACCE551 解锁寄存器。
  2. 在 WDT\_STALL 寄存器设置分频值。
  3. 在 WDT\_CTRL 寄存器使能 RSTEN 复位功能,选择使能 INTEN 中断功能;等待 WDT\_CTRL

寄存器的 WRC 位被置位，即设置生效。

4. 在 WDT\_LOAD 寄存器里装载所需要的加载值。
5. 等待 WDT\_CTRL 寄存器的 WRC 位被置位，即设置生效。
6. 向 WDT\_LOCK 寄存器写入任意值锁定寄存器。
7. 系统可通过软件定时更新 WDT\_LOAD 或者通过清中断标志位定时喂狗。若未能在定时时间内喂狗，则系统会在 2 倍定时时间后复位。

## 26 WWDT

### 26.1 概述

窗口看门狗是一个与 CPU 同步运行的看门狗，目的是实时监控 CPU 运行状态，在 CPU 运行异常的情况下复位 CPU，避免不可预计的后果。

### 26.2 主要特性

- 10 位递减并且可编程装载的寄存器
- 系统内部的故障探测器
- 时钟与系统时钟相同
- 用于监视软件错误
- 窗口前喂狗或超时不喂狗都会触发复位(喂狗有效窗口为 50%-100%时间内)
- 计数器达到溢出时间的 75%时触发预警中断

### 26.3 寄存器描述

WWDT 寄存器基地址：0x40003C00

表 26-1: WWDT 寄存器列表

偏置	名称	描述
0x00	WWDT_CON	控制寄存器
0x04	WWDT_CFG	配置寄存器
0x08	WWDT_CNT	计数寄存器
0x0C	WWDT_IE	中断使能寄存器
0x10	WWDT_IF	中断标志寄存器

#### 26.3.1 控制寄存器 WWDT\_CON(偏移：00h)

比特	名称	属性	默认值	功能描述
31:8	RSV	-	-	保留
7:0	CON	W	0	当CPU向此地址写入0x5A时启动WWDT定时器 在启动WWDT后，当CPU向此地址写入0xAC时清零计数器

### 26.3.2 配置寄存器 WWDT\_CFG(偏移: 04h)

比特	名称	属性	默认值	功能描述
31:3	RSV	-	-	保留
2:0	CFG		0	配置看门狗溢出时间 000: TPCLK * 4096 * 1 001: TPCLK * 4096 * 4 010: TPCLK * 4096 * 16 011: TPCLK * 4096 * 64 100: TPCLK * 4096 * 128 101: TPCLK * 4096 * 256 110: TPCLK * 4096 * 512 111: TPCLK * 4096 * 1024

### 26.3.3 计数寄存器 WWDT\_CNT(偏移: 08h)

比特	名称	属性	默认值	功能描述
31:10	RSV	-	-	保留
9:0	CNT	R	0	WWDT计数寄存器值, 软件可通过查询此寄存器了解WWDT计时进度

### 26.3.4 中断使能寄存器 WWDT\_IE(偏移: 0ch)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	IE	R/W	0	WWDT中断使能 0: 中断使能禁止 1: 中断使能打开

### 26.3.5 中断标志寄存器 WWDT\_IF(偏移: 10h)

比特	名称	属性	默认值	功能描述
31:1	RSV	-	-	保留
0	IF	R/W	0	WWDT 75%计时中断标志, 写1清零 0: 无中断产生 1: 中断标志置位

## 26.4 使用流程

- WWDT 定时器配置:
  1. 在 WWDT\_CFG 寄存器设置溢出时间长度。
  2. 在 WWDT\_IE 寄存器里打开中断使能。
  3. 在 WWDT\_CON 寄存器中写入 0x5A 启动 WWDT 定时器。

4. 等待发生中断(计数到 75%时间产生中断)。
  5. 等待发生复位(溢出后产生复位)。
- WWDT 喂狗流程配置：  
在计数时间 50%~100%之内，在 WWDT\_CON 寄存器中写入 0xAC 清零计数器。

## 27 ADC

### 27.1 概述

这是一个 12 位的 ADC 逐次接近型模数转换器。它具有多达 14 个输入通道，可测量来自 12 个外部源的信号、1 个内部 LDO 输出和 1 个内部 1/4 VDDH 输出。这些通道的 A/D 转换可在单次或连续扫描模式下进行。ADC 控制器实现 CPU 和 SAR ADC 之间的通信。ADC 转换的结果存储在数据寄存器的低 12 位。

### 27.2 主要特性

- 支持 DMA 传输模式
- 16 位的可编程分频器，用于产生 A/D 时钟
- 支持 12 位分辨率 A/D 输入数据，最大采样率为 1MSps，采样率可通过软件配置
- 支持 14 通道 ADC 输入:12 个引脚通道、1 个内部 LDO 输入和 1 个内部 1/4 VDDH 输入
- 支持关闭模拟 ADC
- 支持轮询 (poll) 和中断 (interrupt) 传输模式
- 支持单次扫描或连续扫描模式
- 中断源：通道数据有效 (14 个通道各有一个中断源)、FIFO 满 (16 个 word)、FIFO 数据量达到设定值 (1 或 8 个数据)
- 支持片内外设触发 ADC 转换
- ADC 电压输入范围:0~Vref
- ADC 参考电压源可选择：芯片供电电压 VDDH、IO 管脚外接电压 VREFIO、内置 VREF

### 27.3 ADC 管脚分布

表 27-1: ADC 管脚分布

通道	引脚名称
ADC_CH0	内部通道 LDO
ADC_CH1	PF0
ADC_CH2	PA6
ADC_CH3	PB0
ADC_CH4	PB1
ADC_CH5	PB2
ADC_CH6	PF2
ADC_CH7	PF1
ADC_CH8	PB7
ADC_CH9	内部通道 VDDH 1/4

通道	引脚名称
ADC_CH10	PB6
ADC_CH11	PB5
ADC_CH12	PB4
ADC_CH13	PB3

## 27.4 寄存器描述

ADC 寄存器基地址：0x40001C00

表 27-2: ADC 寄存器列表

偏置	名称	描述
0x00	ADC_GCR	ADC 通用控制寄存器
0x04	ADC0_DR	A/D 通道 0 数据寄存器
0x08	ADC1_DR	A/D 通道 1 数据寄存器
0x0C	ADC2_DR	A/D 通道 2 数据寄存器
0x10	ADC3_DR	A/D 通道 3 数据寄存器
0x14	ADC4_DR	A/D 通道 4 数据寄存器
0x18	ADC5_DR	A/D 通道 5 数据寄存器
0x1C	ADC6_DR	A/D 通道 6 数据寄存器
0x20	ADC7_DR	A/D 通道 7 数据寄存器
0x24	ADC8_DR	A/D 通道 8 数据寄存器
0x28	ADC9_DR	A/D 通道 9 数据寄存器
0x2C	ADC10_DR	A/D 通道 10 数据寄存器
0x30	ADC11_DR	A/D 通道 11 数据寄存器
0x34	ADC12_DR	A/D 通道 12 数据寄存器
0x38	ADC13_DR	A/D 通道 13 数据寄存器
0x3C	ADC_CDR	A/D 时钟分频寄存器
0x40	ADC_ISR	A/D 中断状态寄存器
0x44	ADC_IER	A/D 中断使能寄存器
0x48	ADC_ICR	A/D 中断清除寄存器
0x4C	ADC_COUNT	A/D 切换间隔计数寄存器
0x50	ADC_RXREG	A/D 接收数据寄存器
0x54	ADC_CSTAT	ADC 当前状态寄存器
0x58	ADC_SPW	ADC 采样脉宽寄存器
0x5C	ADC_TCRL	模拟 ADC 配置寄存器
0x60	ADC_HDT	ADC 硬件触发使能配置寄存器
0x64	ADC_HDSET0	ADC 硬件设置寄存器 0
0x68	ADC_HDSET1	ADC 硬件设置寄存器 1

### 27.4.1 ADC 通用控制寄存器 ADC\_GCR (偏移: 000H)

比特	名称	属性	复位值	描述
31	RSV	-	-	保留

比特	名称	属性	复位值	描述
30	DATA_SAMP_NEG	R/W	0x0	ADC 数据在 EOC 信号的边沿采样选择： 0: ADC 数据在 EOC 的上升沿被采样 1: ADC 数据在 EOC 的下降沿被采样 注意：在本芯片设计中此位只能设置为 0。
29:16	CH_EN[13:0]	R/W	0x0	启用相关 ADC 通道进行模数转换。默认值： 0。 0: 通道禁用 1: 通道启用 Bit[16]: ch_en[0] 通道 0 使能信号 Bit[17]: ch_en[1] 通道 1 使能信号 Bit[18]: ch_en[2] 通道 2 使能信号 Bit[19]: ch_en[3] 通道 3 使能信号 Bit[20]: ch_en[4] 通道 4 使能信号 Bit[21]: ch_en[5] 通道 5 使能信号 Bit[22]: ch_en[6] 通道 6 使能信号 Bit[23]: ch_en[7] 通道 7 使能信号 Bit[24]: ch_en[8] 通道 8 使能信号 Bit[25]: ch_en[9] 通道 9 使能信号 Bit[26]: ch_en[10] 通道 10 使能信号 Bit[27]: ch_en[11] 通道 11 使能信号 Bit[28]: ch_en[12] 通道 12 使能信号 Bit[29]: ch_en[13] 通道 13 使能信号 注意： 1) 在单次扫描模式下，每个通道只进行 1 次模数转换。例如，需要选择通道 0、3、6 进行模数转换，则设置 ch_en[13:0] = 14'b0100 1001，通道 6 转换结束后操作完成。 2) 在连续扫描模式下，按通道编号从低到高的顺序，重复循环地进行模数转换。例如，ch_en[13:0] = 14'b0100 1001，则选择了通道 0、3、6 一共 3 个通道。通道 0 将首先执行模数转换，接着通道 3 执行，然后通道 6 执行，再循环回通道 0。
15:11	RSV	-	-	保留
10	ADC_START_EN	R/W	0x0	ADC 转换开始使能信号。当信号从低到高转换时，ADC 转换开始。当信号从高到低转换时，ADC 转换完成。此位在 ADC_EN=0 时清零。默认值为 0。
9	ADC_RST	R/W	1	ADC 内部模拟缓冲器复位信号 0: SAR ADC 正常工作 1: SAR ADC 复位
8	ADC_PD_EN	R/W	1	SAR ADC 掉电使能信号 0: SAR ADC 上电 1: SAR ADC 掉电
7	RSV	-	-	保留
6	ADC_CLK_SEL	R/W	0	A/D 时钟源选择信号 0: ADC 时钟由内部时钟分频器产生 1: ADC 时钟由系统时钟产生

比特	名称	属性	复位值	描述
5	ADC_RCLR_EN	R/W	0	ADC 数据寄存器读取后清除使能 0: 禁止 ADC 数据寄存器读取后清除 1: 使能 ADC 数据寄存器读取后清除
4	RXTLF	R/W	0	RX FIFO 中断触发条件位 0: RX FIFO 里有 1 个或以上有效数据 1: RX FIFO 里有 8 个或以上有效数据
3	RXFIFO_EN	R/W	0	RX FIFO 使能位 0: RX FIFO 禁用, 刷新 RX FIFO 中的数据 1: RX FIFO 使能
2	DMAMODE	R/W	0	DMA 访问模式位 1: DMA 访问模式(只有 DMA 能访问 RX FIFO) 0: CPU 访问模式(只有 CPU 能访问 RX FIFO)
1	CONTINUOUS	R/W	0	ADC 工作模式选择位。默认值为 0。 0: 单次扫描模式 1: 连续扫描模式
0	ADC_EN	R/W	0	ADC 控制器使能信号。默认值为 0 0: 禁用 ADC 模块 1: 使能 ADC 模块

### 27.4.2 A/D 通道 0 数据寄存器 ADC0\_DR (偏移: 004H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID0	R	0	数据有效位。此位在 ADC_EN=0 时清除, 或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH0_DATA	R	0x000	A/D 通道 0 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后, 此位将被清除

### 27.4.3 A/D 通道 1 数据寄存器 ADC1\_DR (偏移: 008H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID1	R	0	数据有效位。此位在 ADC_EN=0 时清除, 或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH1_DATA	R	0x000	A/D 通道 1 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后, 此位将被清除

#### 27.4.4 A/D 通道 2 数据寄存器 ADC2\_DR (偏移: 00CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 2	R	0	数据有效位。此位在 ADC_EN=0 时清除, 或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH2_DATA	R	0x000	A/D 通道 2 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后, 此位将被清除

#### 27.4.5 A/D 通道 3 数据寄存器 ADC3\_DR (偏移: 010H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 3	R	0	数据有效位。此位在 ADC_EN=0 时清除, 或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH3_DATA	R	0x000	A/D 通道 3 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后, 此位将被清除

#### 27.4.6 A/D 通道 4 数据寄存器 ADC4\_DR (偏移: 014H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 4	R	0	数据有效位。此位在 ADC_EN=0 时清除, 或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH4_DATA	R	0x000	A/D 通道 4 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后, 此位将被清除

#### 27.4.7 A/D 通道 5 数据寄存器 ADC5\_DR (偏移: 018H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

比特	名称	属性	复位值	描述
15	DATA_VALID 5	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH5_DATA	R	0x000	A/D 通道 5 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.8 A/D 通道 6 数据寄存器 ADC6\_DR (偏移: 01CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 6	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH6_DATA	R	0x000	A/D 通道 6 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.9 A/D 通道 7 数据寄存器 ADC7\_DR (偏移: 020H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 7	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH7_DATA	R	0x000	A/D 通道 7 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.10 A/D 通道 8 数据寄存器 ADC8\_DR (偏移: 024H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

15	DATA_VALID 8	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH8_DATA	R	0x000	A/D 通道 8 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

### 27.4.11 A/D 通道 9 数据寄存器 ADC9\_DR (偏移: 028H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 9	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH9_DATA	R	0x000	A/D 通道 9 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

### 27.4.12 A/D 通道 10 数据寄存器 ADC10\_DR (偏移: 02CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 10	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH10_DATA	R	0x000	A/D 通道 10 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

### 27.4.13 A/D 通道 11 数据寄存器 ADC11\_DR (偏移: 030H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

15	DATA_VALID 11	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH11_DATA	R	0x000	A/D 通道 11 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.14 A/D 通道 12 数据寄存器 ADC12\_DR (偏移: 034H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 12	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH12_DATA	R	0x000	A/D 通道 12 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.15 A/D 通道 13 数据寄存器 ADC13\_DR (偏移: 038H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	DATA_VALID 13	R	0	数据有效位。此位在 ADC_EN=0 时清除，或者当 ADC_RCLR_EN=1 时的读取操作后清除。 0: 数据无效 1: 数据有效
14:12	RSV	-	-	保留
11:0	CH13_DATA	R	0x000	A/D 通道 13 接收数据寄存器 当 ADC_RCLR_EN=1 时进行读取操作后，此位将被清除

#### 27.4.16 ADC 时钟分频寄存器 ADC\_CDR (偏移: 03CH)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留

15:0	CLKDIV	R/W	0x00FF	<p>ADC 内部时钟分频寄存器。</p> <p>分频公式：  <math>adc\_clk = fpclk / CLKDIV</math> (fpclk : APB 总线时钟)</p> <p>注：建议 CLKDIV <math>\geq 1</math>。请勿把 clkdiv 设为 0 或 1，若把 clkdiv 设为 0 或 1，也当作 2 分频。如需使用 1 分频，建议使用外部时钟。</p>
------	--------	-----	--------	--

### 27.4.17 ADC 中断状态寄存器 ADC\_ISR (偏移: 040H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	RXFIFO_FULL_INTF	R	0x0	<p>RX FIFO 满中断标志位</p> <p>0: 接收 FIFO 未 1: 接收 FIFO 满</p>
14	RX_INTF	R	0x0	<p>接收器数据可用中断标志位</p> <p>当接收器 FIFO 接收到足够数据时，此标志位置 1 (根据 RXTLF 位设置)</p> <p>0: 接收器 FIFO 无可用数据 1: 接收器 FIFO 有可用数据</p>
13	CH13_INTF	R	0x0	<p>通道 13 数据中断，高电平有效，软件给 ch13_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>
12	CH12_INTF	R	0x0	<p>通道 12 数据中断，高电平有效，软件给 ch12_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>
11	CH11_INTF	R	0x0	<p>通道 11 数据中断，高电平有效，软件给 ch11_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>
10	CH10_INTF	R	0x0	<p>通道 10 数据中断，高电平有效，软件给 ch10_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>
9	CH9_INTF	R	0x0	<p>通道 9 数据中断，高电平有效，软件给 ch9_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>
8	CH8_INTF	R	0x0	<p>通道 8 数据中断，高电平有效，软件给 ch8_int_clr 写 1 后清除。</p> <p>0: 没有中断 1: 中断激活</p>

比特	名称	属性	复位值	描述
7	CH7_INTF	R	0x0	通道 7 数据中断，高电平有效，软件给 ch7_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
6	CH6_INTF	R	0x0	通道 6 数据中断，高电平有效，软件给 ch6_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
5	CH5_INTF	R	0x0	通道 5 数据中断，高电平有效，软件给 ch5_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
4	CH4_INTF	R	0x0	通道 4 数据中断，高电平有效，软件给 ch4_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
3	CH3_INTF	R	0x0	通道 3 数据中断，高电平有效，软件给 ch3_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
2	CH2_INTF	R	0x0	通道 2 数据中断，高电平有效，软件给 ch2_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
1	CH1_INTF	R	0x0	通道 1 数据中断，高电平有效，软件给 ch1_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活
0	CH0_INTF	R	0x0	通道 0 数据中断，高电平有效，软件给 ch0_int_clr 写 1 后清除。 0: 没有中断 1: 中断激活

#### 27.4.18 ADC 中断使能寄存器 ADC\_IER（偏移：044H）

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	RXFIFO_FULL_IEN	R/W	0x0	RX FIFO 满中断使能（有 16 个数据时触发中断）。 0: 禁止中断 1: 中断使能
14	RXIEN	R/W	0x0	接收器 FIFO 中断使能（有 1 个或 8 个数据时触发中断）。 0: 禁止中断 1: 中断使能

比特	名称	属性	复位值	描述
13	CH13INT_EN	R/W	0x0	通道 13 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
12	CH12_INT_EN	R/W	0x0	通道 12 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
11	CH11_INT_EN	R/W	0x0	通道 11 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
10	CH10_INT_EN	R/W	0x0	通道 10 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
9	CH9_INT_EN	R/W	0x0	通道 9 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
8	CH8_INT_EN	R/W	0x0	通道 8 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
7	CH7_INT_EN	R/W	0x0	通道 7 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
6	CH6_INT_EN	R/W	0x0	通道 6 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
5	CH5_INT_EN	R/W	0x0	通道 5 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
4	CH4_INT_EN	R/W	0x0	通道 4 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
3	CH3_INT_EN	R/W	0x0	通道 3 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
2	CH2_INT_EN	R/W	0x0	通道 2 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能
1	CH1_INT_EN	R/W	0x0	通道 1 数据中断使能, 高电平有效. 0: 禁止中断 1: 中断使能
0	CH0_INT_EN	R/W	0x0	通道 0 数据中断使能, 高电平有效 0: 禁止中断 1: 中断使能

## 27.4.19 ADC 中断清除寄存器 ADC\_ICR (偏移: 048H)

比特	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	RXFIFO_FULL_ICLR	W	0x0	RX FIFO 满中断清除 0: 不清除中断 1: 清除中断
14	RXICLR	W	0x0	RX FIFO 中断清除 0: 不清除中断 1: 清除中断
13	CH13_INT_CLR	W	0x0	通道 13 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
12	CH12_INT_CLR	W	0x0	通道 12 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
11	CH11_INT_CLR	W	0x0	通道 11 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
10	CH10_INT_CLR	W	0x0	通道 10 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
9	CH9_INT_CLR	W	0x0	通道 9 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
8	CH8_INT_CLR	W	0x0	通道 8 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
7	CH7_INT_CLR	W	0x0	通道 7 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
6	CH6_INT_CLR	W	0x0	通道 6 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
5	CH5_INT_CLR	W	0x0	通道 5 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
4	CH4_INT_CLR	W	0x0	通道 4 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
3	CH3_INT_CLR	W	0x0	通道 3 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
2	CH2_INT_CLR	W	0x0	通道 2 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断
1	CH1_INT_CLR	W	0x0	通道 1 数据中断清除, 高电平有效. 0: 不清除中断 1: 清除中断

比特	名称	属性	复位值	描述
0	CH0_INT_CLR	W	0x0	通道 0 数据中断清除，高电平有效。 0: 不清除中断 1: 清除中断

#### 27.4.20 ADC 切换间隔计数寄存器 ADC\_COUNT (偏移: 04CH)

比特	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	ADC_COUNT	R/W	0x01	通道切换间隔时间，这个值的单位为 ADC 时钟周期。 实际通道切换时间=(adc_count+16) * ADC 时钟周期 注：此寄存器只能在 ADC 控制器使能前配置，否则无效；通道切换时间不能小于 ADC 采样速率，否则会出现数据错位现象。

#### 27.4.21 ADC 接收数据寄存器 ADC\_RXREG (偏移: 050H)

比特	名称	属性	复位值	描述
31:12	RSV	-	-	保留
11:0	RXFIFO_OUT	R	0x0	接收器 FIFO 的输出，SAR ADC 的值。此寄存器只读。

#### 27.4.22 ADC 当前状态寄存器 ADC\_CSTAT (偏移: 054H)

比特	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	RXAVL	R	0x0	CPU 轮询模式下的接收数据可用标志位。 当接收器接收到有效数据时此位置 1。 0: 接收器 FIFO 为空 1: 接收器 FIFO 有有效数据

#### 27.4.23 ADC 采样脉宽寄存器 ADC\_SPW (偏移: 058H)

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留

2:0	SAMPCLK_WIDTH	R/W	0x3	<p>采样脉宽配置。注意：在本芯片设计中，此寄存器应该设置大于或等于 3 的值。</p> <p>3: SAMPCLK 为 4 个 ADC_CLK 脉冲信号；</p> <p>4: SAMPCLK 为 5 个 ADC_CLK 脉冲信号；</p> <p>5: SAMPCLK 为 6 个 ADC_CLK 脉冲信号；</p> <p>此寄存器的合法值范围为 3~5，超过此范围可能会引起 ADC 工作不正常，若测试精度不准确可适当增加此值。此寄存器值需与 ADC_COUNT 寄存器值同时更改。注：请谨慎设置此值，增加此数值是以牺牲转换效率为代价的。</p>
-----	---------------	-----	-----	--

#### 27.4.24 模拟 ADC 配置寄存器 ADC\_TCRL (偏移: 05CH)

比特	名称	属性	复位值	描述
31:5	RSV	-	-	保留
5	ENMPS	R/W	0x0	1: 打开 ADC 内部 1/4 分压电阻； 0: 关闭 ADC 内部 1/4 分压电阻；
4:3	SPEED	R/W	0x0	ADC 转换速度。建议设为默认值 0
2:1	VREF_SEL	R/W	0x0	选择 ADC 参考电压源 00/01: 选择 VDDH 作为 ADC 的参考电压源 10: 选择 VREFIO 作为 ADC 的参考电压源 11: 选择内置 VREF 作为 ADC 的参考电压源
0	USE_OPA	R/W	0x0	选择 ADC 输入通道是否经 OPA 缓冲 0: 关闭 OPA 缓冲使能 1: 开启 OPA 缓冲使能

#### 27.4.25 ADC 硬件触发使能配置寄存器 ADC\_HDT (偏移: 060H)

比特	名称	属性	复位值	描述
31	RTC_FOUT_HT	R/W	0x0	RTC FOUT 硬件触发使能 1: FOUT 硬件触发使能 0: FOUT 硬件触发关闭
30	PF6_HT	R/W	0x0	PF6 硬件触发使能 1: PF6 硬件触发使能 0: PF6 硬件触发关闭
29	PF5_HT	R/W	0x0	PF5 硬件触发使能 1: PF5 硬件触发使能 0: PF5 硬件触发关闭
28	PF4_HT	R/W	0x0	PF4 硬件触发使能 1: PF4 硬件触发使能 0: PF4 硬件触发关闭

比特	名称	属性	复位值	描述
27	BTIM3_OUT_HT	R/W	0x0	BTIMER3 OUT 硬件触发使能 1: BTIMER3 OUT 硬件触发使能 0: BTIMER3 OUT 硬件触发关闭
26	BTIM2_OUT_HT	R/W	0x0	BTIMER2 OUT 硬件触发使能 1: BTIMER2 OUT 硬件触发使能 0: BTIMER2 OUT 硬件触发关闭
25	BTIM1_OUT_HT	R/W	0x0	BTIMER1 OUT 硬件触发使能 1: BTIMER1 OUT 硬件触发使能 0: BTIMER1 OUT 硬件触发关闭
24	BTIM0_OUT_HT	R/W	0x0	BTIMER0 OUT 硬件触发使能 1: BTIMER0 OUT 硬件触发使能 0: BTIMER0 OUT 硬件触发关闭
23	ATIMER_TRGO_HT	R/W	0x0	ATIMER TRGO 硬件触发使能 1: ATIMER TRGO 硬件触发使能 0: ATIMER TRGO 硬件触发关闭
22	ATIMER_CH4_HT	R/W	0x0	ATIMER CH4 硬件触发使能 1: ATIMER CH4 硬件触发使能 0: ATIMER CH4 硬件触发关闭
21	ATIMER_CH3_HT	R/W	0x0	ATIMER CH3 硬件触发使能 1: ATIMER CH3 硬件触发使能 0: ATIMER CH3 硬件触发关闭
20	ATIMER_CH2_HT	R/W	0x0	ATIMER CH2 硬件触发使能 1: ATIMER CH2 硬件触发使能 0: ATIMER CH2 硬件触发关闭
19	ATIMER_CH1_HT	R/W	0x0	ATIMER CH1 硬件触发使能 1: ATIMER CH1 硬件触发使能 0: ATIMER CH1 硬件触发关闭
18	LVD_HT	R/W	0x0	LVD 硬件触发使能 1: LVD 硬件触发使能 0: LVD 硬件触发关闭
17	OPA_HT	R/W	0x0	OPA 硬件触发使能 1: OPA 硬件触发使能 0: OPA 硬件触发关闭
16	CMP2_HT	R/W	0x0	CMP2 硬件触发使能 1: CMP2 硬件触发使能 0: CMP2 硬件触发关闭
15	CMP1_HT	R/W	0x0	CMP1 硬件触发使能 1: CMP1 硬件触发使能 0: CMP1 硬件触发关闭
14	CMP0_HT	R/W	0x0	CMP0 硬件触发使能 1: CMP0 硬件触发使能 0: CMP0 硬件触发关闭
13	LPTIM3_HT1	RW	0x0	LPTIMER3 OUT1 硬件触发使能 1: Lptimer3 OUT1 硬件触发使能 0: Lptimer3 OUT1 硬件触发关闭
12	LPTIM3_HT0	RW	0x0	LPTIMER3 OUT0 硬件触发使能 1: Lptimer3 OUT0 硬件触发使能 0: Lptimer3 OUT0 硬件触发关闭

比特	名称	属性	复位值	描述
11	LPTIM2_HT1	RW	0x0	LPTIMER2 OUT1 硬件触发使能 1: Lptimer2 OUT1 硬件触发使能 0: Lptimer2 OUT1 硬件触发关闭
10	LPTIM2_HT0	R/W	0x0	LPTIMER2 OUT0 硬件触发使能 1: Lptimer2 OUT0 硬件触发使能 0: Lptimer2 OUT0 硬件触发关闭
9	LPTIM1_HT1	RW	0x0	LPTIMER1 OUT1 硬件触发使能 1: Lptimer1 OUT1 硬件触发使能 0: Lptimer1 OUT1 硬件触发关闭
8	LPTIM1_HT0	RW	0x0	LPTIMER1 OUT0 硬件触发使能 1: Lptimer1 OUT0 硬件触发使能 0: Lptimer1 OUT0 硬件触发关闭
7	LPTIM0_HT1	RW	0x0	LPTIMER0 OUT1 硬件触发使能 1: Lptimer0 OUT1 硬件触发使能 0: Lptimer0 OUT1 硬件触发关闭
6	LPTIM0_HT0	RW	0x0	LPTIMER0 OUT0 硬件触发使能 1: Lptimer0 OUT0 硬件触发使能 0: Lptimer0 OUT0 硬件触发关闭
5	GTIMER2_TRGO_HT	RW	0x0	GTIMER2 TRGO 硬件触发使能 1: GTIMER2 TRGO 硬件触发使能 0: GTIMER2 TRGO 硬件触发关闭
4	GTIMER2_HT	RW	0x0	GTIMER2 硬件触发使能 1: GTIMER2 硬件触发使能 0: GTIMER2 硬件触发关闭
3	GTIMER1_TRGO_HT	RW	0x0	GTIMER1 TRGO 硬件触发使能 1: GTIMER1 TRGO 硬件触发使能 0: GTIMER1 TRGO 硬件触发关闭
2	GTIMER1_HT	RW	0x0	GTIMER1 硬件触发使能 1: GTIMER1 硬件触发使能 0: GTIMER1 硬件触发关闭
1	GTIMER0_TRGO_HT	RW	0x0	GTIMER0 TRGO 硬件触发使能 1: GTIMER0 TRGO 硬件触发使能 0: GTIMER0 TRGO 硬件触发关闭
0	GTIMER0_HT	RW	0x0	GTIMER0 硬件触发使能 1: GTIMER0 硬件触发使能 0: GTIMER0 硬件触发关闭

#### 27.4.26 ADC 硬件设置寄存器 0 ADC\_HDSET0 (偏移: 064H)

比特	名称	属性	复位值	描述
30:31	CMP1_SET	R/W	0x0	CMP1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
29:28	CMP0_SET	R/W	0x0	CMP0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发

比特	名称	属性	复位值	描述
27:26	LPTIM3_SET1	RW	0x0	LPTIMER3 OUT1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
25:24	LPTIM3_SET0	RW	0x0	LPTIMER3 OUT0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
23:22	LPTIM2_SET1	RW	0x0	LPTIMER2 OUT1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
21:20	LPTIM2_SET0	R/W	0x0	LPTIMER2 OUT0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
19:18	LPTIM1_SET1	RW	0x0	LPTIMER1 OUT1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
17:16	LPTIM1_SET0	RW	0x0	LPTIMER1 OUT0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
15:14	LPTIM0_SET1	RW	0x0	LPTIMER0 OUT1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
13:12	LPTIM0_SET0	RW	0x0	LPTIMER0 OUT0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
11:10	GTIMER2_TRGO_SET	RW	0x0	GTIMER2 TRGO 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
9:8	GTIMER2_SET	RW	0x0	GTIMER2 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
7:6	GTIMER1_TRGO_SET	RW	0x0	GTIMER1 TRGO 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
5:4	GTIMER1_SET	RW	0x0	GTIMER1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发

比特	名称	属性	复位值	描述
3:2	GTIMER0_TRGO_SET	RW	0x0	GTIMER0 TRGO 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
1:0	GTIMER0_SET	RW	0x0	GTIMER0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发

#### 27.4.27 ADC 硬件设置寄存器 1 ADC\_HDSET1 (偏移: 068H)

比特	名称	属性	复位值	描述
30:31	RTC_FOUT_SET	R/W	0x0	RTC FOUT 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
29:28	PF6_SET	R/W	0x0	PF6 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
27:26	PF5_SET	RW	0x0	PF5 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
25:24	PF4_SET	RW	0x0	PF4 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
23:22	BTIM3_SET	RW	0x0	BTIMER3 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
21:20	BTIM2_SET	R/W	0x0	BTIMER2 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
19:18	BTIM1_SET	RW	0x0	BTIMER1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
17:16	BTIM0_SET	RW	0x0	BTIMER0 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
15:14	ATIMER_TRGO_HT	RW	0x0	ATIMER TRGO 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发

比特	名称	属性	复位值	描述
13:12	ATIMER_CH4_SET	RW	0x0	ATIMER CH4 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
11:10	ATIMER_CH3_SET	RW	0x0	ATIMER CH3 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
9:8	ATIMER_CH2_SET	RW	0x0	ATIMER CH2 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
7:6	ATIMER_CH1_SET	RW	0x0	ATIMER CH1 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
5:4	LVD_SET	RW	0x0	LVD 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
3:2	OPA_SET	RW	0x0	OPA 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发
1:0	CMP2_SET	RW	0x0	CMP2 硬件触发极性选择 00: 上升沿触发 01: 下降沿触发 10/11: 双边沿触发

## 27.5 ADC 使用流程

### 27.5.1 单次扫描模式单通道 A/D 转换

单次扫描模式下，ADC 启动转换后只执行一次转换。

1. 配置 ADC\_GCR.ADCRST 和 ADC\_GCR.ADC\_PD\_EN 为 0，模拟 ADC 复位释放和上电。
2. 配置 ADC\_GCR.ADC\_CLK\_SEL 为 0，选择 ADC 时钟源为内部时钟分频器产生时钟。
3. 配置 ADC\_CDR，设置 ADC 时钟分频。
4. 配置 ADC\_SPW 和 ADC\_COUNT，设置 ADC 转换速度。
5. 配置 ADC\_TCRL.VREF\_SEL，设置 ADC 参考电压源。
6. 配置 ADC\_GCR.CONTINUOUS 为 0，选择单次扫描模式。
7. 配置 ADC\_GCR.ADC\_EN 为 1，启用 ADC 模块。
8. 根据 ADC 输入通道对应的 GPIO 管脚，将待转换通道配置为模拟接口(PAD\_ADS)。
9. 配置 ADC\_GCR.CH\_EN，启用待转换的通道。

10. 配置 ADC\_GCR.ADC\_START\_EN 为 1,启动 ADC 转换。
11. 等待 REG\_ADC\_ISR 的相应通道标志位为 1, 读取 ADC\_DR 中的数据。
12. 如需进行多次单次转换, 则重复执行步骤 10 和 11(注: 启动 ADC 转换前需确保 ADC\_GCR.ADC\_START\_EN 为 0)。
13. 如使能了 ADC\_IER.CH\_INT\_EN 和 ADC\_IER.RXIEN 中断, 则等待中断触发后读取 ADC\_DR。

## 27.5.2 单次扫描模式多通道 A/D 转换

单次扫描模式下, ADC 启动转换后只执行一次转换。当同时启用了多个通道时, 开启 ADC 转换后, 会依次按通道优先级 0-13 进行转换, 当优先级最低的通道转换完成, 就代表此次单次扫描转换完成。

1. 配置 ADC\_GCR.ADCRST 和 ADC\_GCR.ADC\_PD\_EN 为 0, 模拟 ADC 复位释放和上电。
2. 配置 ADC\_GCR.ADC\_CLK\_SEL 为 0, 选择 ADC 时钟源为内部时钟分频器产生时钟。
3. 配置 ADC\_CDR, 设置 ADC 时钟分频。
4. 配置 ADC\_SPW 和 ADC\_COUNT, 设置 ADC 转换速度。
5. 配置 ADC\_TCRL.VREF\_SEL, 设置 ADC 参考电压源。
6. 配置 ADC\_GCR.RXFIFO\_EN 为 1, 使能 RX FIFO。
7. 配置 ADC\_GCR.CONTINUOUS 为 0, 选择单次扫描模式。
8. 配置 ADC\_GCR.ADC\_EN 为 1, 启用 ADC 模块。
9. 根据 ADC 输入通道对应的 GPIO 管脚, 将待转换通道配置为模拟接口(PAD\_ADS)。
10. 配置 ADC\_GCR.CH\_EN, 启用待转换的通道。
11. 配置 ADC\_GCR.ADC\_START\_EN 为 1,启动 ADC 转换。
12. 等待转换优先级最低的通道的 REG\_ADC\_ISR 的相应通道标志位为 1 后, 再读取每个通道的 ADC\_DR 中的数据。
13. 如需进行多次单次转换, 则重复执行以上 2 个步骤(注: 启动 ADC 转换前需确保 ADC\_GCR.ADC\_START\_EN 为 0)。
14. 如使能了 ADC\_IER.CH\_INT\_EN, 则等待中断触发后读取 ADC\_DR 中的数据。

注:

- 在使用多通道转换时, 可以通过判断最低优先级通道数据有效后, 再去读取每个通道的 ADC\_DR 中的数据。
- 在使用多通道转换时, 若采样精度不足, 建议适当修改 ADC\_SPW 和 ADC\_COUNT 的值。

## 27.5.3 连续扫描模式单通道 A/D 转换

连续扫描模式下, 启动一次 ADC 转换后会对所选通道进行不断地连续转换, 将

ADC\_GCR.ADC\_START\_EN 写 0 可停止转换。

1. 配置 ADC\_GCR.ADCRST 和 ADC\_GCR.ADC\_PD\_EN 为 0，模拟 ADC 复位释放和上电。
2. 配置 ADC\_GCR.ADC\_CLK\_SEL 为 0，选择 ADC 时钟源为内部时钟分频器产生时钟。
3. 配置 ADC\_CDR，设置 ADC 时钟分频。
4. 配置 ADC\_SPW 和 ADC\_COUNT，设置 ADC 转换速度。
5. 配置 ADC\_TCRL.VREF\_SEL，设置 ADC 参考电压源。
6. 配置 ADC\_GCR.CONTINUOUS 为 1，选择连续扫描模式。
7. 配置 ADC\_GCR.ADC\_EN 为 1，启用 ADC 模块。
8. 根据 ADC 输入通道对应的 GPIO 管脚，将待转换通道配置为模拟接口(PAD\_ADS)。
9. 配置 ADC\_GCR.CH\_EN，启用待转换的通道。
10. 配置 ADC\_GCR.ADC\_START\_EN 为 1,启动 ADC 转换。
11. 等待 REG\_ADC\_ISR 的相应通道标志位为 1，读取 ADC\_DR 中的数据。
12. 如需读取多个 ADC 数据，则重复以上 1 个步骤。
13. 如使能了 ADC\_IER.CH\_INT\_EN，则等待中断触发后读取 ADC\_DR 中的数据。

#### 27.5.4 连续扫描模式多通道 A/D 转换

连续扫描模式下，启动一次 ADC 转换后会对所选通道进行不断地连续转换，将 ADC\_GCR.ADC\_START\_EN 写 0 可停止转换。当同时启用了多个通道时，开启 ADC 转换后，会依次按通道优先级 0-13 进行转换，当优先级最低的通道转换完成，就代表此次连续扫描转换完成。

1. 配置 ADC\_GCR.ADCRST 和 ADC\_GCR.ADC\_PD\_EN 为 0，模拟 ADC 复位释放和上电；
2. 配置 ADC\_GCR.ADC\_CLK\_SEL 为 0，选择 ADC 时钟源为内部时钟分频器产生时钟。
3. 配置 ADC\_CDR，设置 ADC 时钟分频。
4. 配置 ADC\_SPW 和 ADC\_COUNT，设置 ADC 转换速度。
5. 配置 ADC\_TCRL.VREF\_SEL，设置 ADC 参考电压源。
6. 配置 ADC\_GCR.CONTINUOUS 为 1，选择连续扫描模式。
7. 配置 ADC\_GCR.ADC\_EN 为 1，启用 ADC 模块。
8. 根据 ADC 输入通道对应的 GPIO 管脚，将待转换通道配置为模拟接口(PAD\_ADS)。
9. 配置 ADC\_GCR.CH\_EN，启用待转换的通道。
10. 配置 ADC\_GCR.ADC\_START\_EN 为 1,启动 ADC 转换。
11. 等待 REG\_ADC\_ISR 的相应通道标志位为 1，读取 ADC\_DR 中的数据。
12. 如需读取多个 ADC 数据，则重复以上 1 个步骤。
13. 如使能了 ADC\_IER.CH\_INT\_EN 和 ADC\_IER.RXIEN 中断,则等待中断触发后读取 ADC\_DR。

注：

- 在使用多通道转换时，可以通过判断最低优先级通道数据有效后，再去读取每个通道的

ADC\_DR 中的数据。

- 在使用多通道转换时，若采样精度不足，建议适当修改 ADC\_SPW 和 ADC\_COUNT 的值。

## 27.5.5 硬件触发事件 A/D 转换

硬件触发事件只能触发单次扫描模式，ADC 启动转换后只执行一次转换。

1. 配置 ADC\_GCR.ADCRST 和 ADC\_GCR.ADC\_PD\_EN 为 0，模拟 ADC 复位释放和上电。
2. 配置 ADC\_GCR.ADC\_CLK\_SEL 为 0，选择 ADC 时钟源为内部时钟分频器产生时钟。
3. 配置 ADC\_CDR，设置 ADC 时钟分频。
4. 配置 ADC\_SPW 和 ADC\_COUNT，设置 ADC 转换速度。
5. 配置 ADC\_TCRL.VREF\_SEL，设置 ADC 参考电压源。
6. 配置 ADC\_GCR.CONTINUOUS 为 0，选择单次扫描模式。
7. 配置 ADC\_GCR.ADC\_EN 为 1，启用 ADC 模块。
8. 根据 ADC 输入通道对应的 GPIO 管脚，将待转换通道配置为模拟接口(PAD\_ADS)。
9. 配置 ADC\_GCR.CH\_EN，启用待转换的通道。
10. 配置 ADC\_GCR.ADC\_START\_EN 为 1,启动 ADC 转换。
11. 对需要作为硬件触发 ADC 转换的硬件初始化。
12. 配置 ADC\_HDT 相应的硬件触发事件为 1,使能硬件触发。
13. 配置 ADC\_HDSET0 或 ADC\_HDSET1，选择硬件触发事件的极性。
14. 等待 REG\_ADC\_ISR 的相应通道标志位为 1，读取 ADC\_DR 中的数据。
15. 如需进行多次单次转换，则硬件多次触发事件即可(注：启动 ADC 转换前需确保 ADC\_GCR.ADC\_START\_EN 为 0)。
16. 如使能了 ADC\_IER.CH\_INT\_EN 和 ADC\_IER.RXIEN 中断,则等待中断触发后读取 ADC\_DR。

## 27.5.6 注意事项

- 若在单次扫描模式中使用 RX\_INTF 中断，须将 ADC\_GCR 寄存器的 RXTLF 位设为 0，否则 RXFIFO 中的数据会因为达不到 8 个而无法触发中断。
- 在单次扫描模式中，若某通道的数据中断 CHx\_INTF 被使能而且触发，则 ADC 控制器将结束模数转换，停止读取后面未采样通道的数据。已采样通道的 CHx\_DATA 均保留在相应的 ADCx\_DR 寄存器。
- 在本芯片设计中，为了与 ADC 模块配合，ADC\_GCR 寄存器的 DATA\_SAMP\_NEG 位只能设为 0，ADC\_SPW 寄存器的值 SAMPCLK\_WIDTH 应该大于或等于 3。
- 每产生一次硬件触发事件，ADC 只转换一次，即为单次采样模式，使能硬件触发时建议将 ADC 模式配置为单次扫描模式。

## 27.6 ADC 经 OPA 缓冲采样使用流程

### 27.6.1 ADC 经 OPA 缓冲采样图

ADC 采样微弱信号、小信号、驱动力较差的信号，可以经过 OPA 放大后进行采样，外围电路上加反馈电阻将信号放大后进行采样。

下图为采样信号经过 OPA 缓冲后进行采样示意图，外部没有加反馈电阻，放大倍数为 1，能够提供采样信号的驱动能力，减少 ADC 内部电容充电时间，从而提高 ADC 采样精度。




图 27-1: ADC 经 OPA 缓冲采样图

### 27.6.2 ADC 经 OPA 缓冲采样流程图




图 27-2: ADC 经 OPA 缓冲采样流程图

### 27.6.3 ADC 经 OPA 缓冲后采样使用流程

1. ADC 初始化。选择 ADC 参考电压源、ADCCLK 分频和采样模式。
2. 配置 ADC 转换通道。
3. OPA 初始化。配置成 OPA 正端内部接 ADC 输入，OPA 负端通过内部连接输出，使能 ADC 输入通道经 OPA 缓冲。
4. ADC 开始进行采样。

## 28 OPA

### 28.1 概述

OPA 是一款具有轨到轨输入和 AB 类输出级的运算放大器。输入输出端可以根据需要配置成不同连接。偏移电压可以被修调。

### 28.2 主要特性

- 一个运算放大器
- 电压范围：2~5.5V
- 工作电流：1.02mA

### 28.3 功能框图




图 28-1：OPA 功能框图

## 28.4 寄存器描述

寄存器基地址：0x40002000

表 28-1：OPA 寄存器列表

偏置	名称	描述
0x0BC	OPA_CFG	OPA 控制寄存器

### 28.4.1 OPA 控制寄存器 OPA\_CFG（偏移：0BCH）

比特	名称	属性	复位值	描述
31:12	RSV	-	-	保留
11	OPA_LVEN	RW	0	OPA 作为比较器滤波使能信号： 1：滤波使能 0：滤波关闭
10:9	OPA_LVSET	RW	0	OPA 作为比较器滤波时间设置： 00：输出滤波 2 个 32K 系统低速时钟 01：输出滤波 4 个 32K 系统低速时钟 10：输出滤波 8 个 32K 系统低速时钟 11：输出滤波 16 个 32K 系统低速时钟
8	OPA_POL	RW	1	OPA 作为比较器使用时极性选择： 1：P 端电压高时输出 1 0：N 端电压高时输出 1
7	OPA_INTEN	RW	0	OPA 作为比较器使用时，中断使能： 1：OPA 中断使能 0：OPA 中断不使能
6:5	OPA_PCN	RW	0	OPA 正端信号选择： 00：选择 ADC 输入 01：OPA_P0 10：OPA_P1 11：OPA_P2
4	OPA_OEN	RW	0	OPA 输出使能： 1：OPA 输出使能 0：OPA 输出关闭
3:2	OPA_NCN	RW	0	OPA 负端信号选择： 00：OPA_N0 01：OPA_N1 10：OPA_N2 11：内部连接 OPA 输出
1	OPA_EN	RW	0	OPA 使能： 1：开启 OPA 功能 0：关闭 OPA 功能
0	OPA_CMP_EN	RW	0	OPA 比较器功能使能： 1：开启 OPA 比较器功能 0：关闭 OPA 比较器功能

## 28.5 OPA 使用流程

### 28.5.1 OPA 作信号跟随器

1. 配置 PAD\_ADS 寄存器，配置 OPA 的输入引脚为模拟接口。
2. 配置 OPA\_CFG 的 OPA\_EN，使能 OPA 功能。
3. 配置 OPA\_CFG 的 OPA\_PCN，配置 OPA 正端的信号选择（如 ADC 使用 OPA 缓冲则选择内部接 ADC 输入）。
4. 配置 OPA\_CFG 的 OPA\_NCN，配置 OPA 负端的信号，选择负端通过内部连接输出。
5. 配置 OPA\_CFG 的 OPA\_ENO，使能 OPA 输出。
6. OPA 正端输入电压信号，单倍放大电压在 OPA\_O2P（即 PB2）输出。

### 28.5.2 OPA 作放大器

1. 配置 PAD\_ADS 寄存器，配置 OPA 的输入引脚为模拟接口。
2. 配置 OPA\_CFG 的 OPA\_EN，使能 OPA 功能。
3. 配置 OPA\_CFG 的 OPA\_PCN，配置 OPA 正端的信号选择（若 ADC 使用 OPA 缓冲则选择内部接 ADC 输入）。
4. 配置 OPA\_CFG 的 OPA\_NCN，配置 OPA 负端的信号选择（若选择负端通过内部连接输出则 OPA 是作为信号跟随器，不放大电压）。
5. 配置 OPA\_CFG 的 OPA\_ENO，使能 OPA 输出。
6. OPA 负端接 GND，OPA 正端接需要放大的电压信号，OPA 的放大倍数由硬件设计决定，放大的电压在 OPA\_O2P（即 PB2）输出。

### 28.5.3 OPA 作比较器

1. 配置 PAD\_ADS 寄存器，配置 OPA 的输入引脚为模拟接口。
2. 配置 OPA\_CFG 的 OPA\_EN，使能 OPA 功能。
3. 配置 OPA\_CFG 的 OPA\_PCN，配置 OPA 正端的信号选择。
4. 配置 OPA\_CFG 的 OPA\_NCN，配置 OPA 负端的信号选择。
5. 配置 OPA\_CFG 的 OPA\_CMP\_EN，使能 OPA 作为 CMP 功能。
6. 配置 OPA\_CFG 的 OPA\_POL，选择 OPA 作为 CMP 时的极性。
7. 配置 OPA\_CFG 的 OPA\_LVSET，设置滤波时间。
8. 配置 OPA\_CFG 的 OPA\_LVEN，使能滤波。
9. 配置 OPA\_CFG 的 OPA\_INTEN，使能 OPA 中断。

10. 根据极性选择，当 P 端或者 N 端的电压比另外一个高时，会触发中断。

#### 28.5.4 注意事项

OPA 的状态为在系统配置（SCU）中的模拟状态寄存器 ANALOG\_STATUS 中查看。

## 29 CMP

### 29.1 概述

CMP 是一款具有轨到轨输入的迟滞比较器，输入端可以根据需要配置。CMP 可用作电压比较，有两个输入端 IN+和 IN-，可选择其中一个输入端作为参考点来比较，当另一输入端电压小于参考电压时比较器输出低电平，反之输出高电平。

### 29.2 主要特性

- 3 个电压比较器
- 可产生比较中断
- 比较器精度可调
- 电压范围：2~5.5V
- 工作电流：5 $\mu$ A

### 29.3 功能框图




图 29-1: CMP 功能框图

## 29.4 寄存器描述

寄存器基地址：0x40002000

表 29-1：CMP 寄存器列表

偏置	名称	描述
0x0C0	CMP_CFG	CMP 控制寄存器
0x0F0	CMP_INEN	CMP 中断控制寄存器

### 29.4.1 CMP 控制寄存器 CMP\_CFG (偏移：0C0H)

比特	名称	属性	复位值	描述
31:30	RSV	-	-	保留
29	CMP2_LVEN	RW	0	比较器 2 滤波使能信号： 1：滤波使能 0：滤波关闭
28:27	CMP2_LVSET	RW	0	比较器 2 滤波时间设置： 00：比较器 2 输出滤波 2 个 32K 时钟 01：比较器 2 输出滤波 4 个 32K 时钟 10：比较器 2 输出滤波 8 个 32K 时钟 11：比较器 2 输出滤波 16 个 32K 时钟
26	CMP2_POL	RW	1	CMP2 极性选择： 1：CMP2 P 端电压高时输出 1 0：CMP2 N 端电压高时输出 1 注意：设置 N 端高为 1 时请先配置好 CMP_CFG 寄存器之后再开启中断
25	CMP2_INPS	RW	0	CMP2 正端信号选择： 0：VREFN 1：CMP2_INP
24:23	CMP2_INNS	RW	0	CMP2 负端信号选择： 00：VREFN 01：VREFP 10/11：CMP2_INN
22	CMP2_HYSEN	RW	0	使能 CMP2 迟滞滤波： 1：使能比较器迟滞滤波功能； 0：关闭比较器迟滞滤波功能
21	CMP2_EN	RW	0	CMP2 使能： 1：使能 CMP2 0：关闭 CMP2
20	CMP2_CALEN	RW	0	CMP2 校准使能： 1：使能 CMP2 校准功能 0：关闭 CMP2 校准功能
19	CMP1_LVEN	RW	0	比较器 1 滤波使能信号： 1：滤波使能 0：滤波关闭

比特	名称	属性	复位值	描述
18:17	CMP1_LVSET	RW	0	比较器 1 滤波时间设置： 00：比较器 1 输出滤波 2 个 32K 时钟 01：比较器 1 输出滤波 4 个 32K 时钟 10：比较器 1 输出滤波 8 个 32K 时钟 11：比较器 1 输出滤波 16 个 32K 时钟
16	CMP1_POL	RW	1	CMP1 极性选择： 1：CMP1 P 端电压高时输出 1 0：CMP1 N 端电压高时输出 1 注意：设置 N 端高为 1 时请先配置好 CMP_CFG 寄存器之后再开启中断
15	CMP1_INPS	RW	0	CMP1 正端信号选择： 0：VREFN 1：CMP1_INP
14:13	CMP1_INNS	RW	0	CMP1 负端信号选择： 00：VREFN 01：VREFP 10/11：CMP1_INN
12	CMP1_HYSEN	RW	0	使能 CMP1 迟滞滤波： 1：使能比较器迟滞滤波功能 0：关闭比较器迟滞滤波功能
11	CMP1_EN	RW	0	CMP1 使能： 1：使能 CMP1 0：关闭 CMP1
10	CMP1_CALEN	RW	0	CMP1 校准使能： 1：使能 CMP1 校准功能 0：关闭 CMP1 校准功能
9	CMP0_LVEN	RW	0	比较器 0 滤波使能信号： 1：滤波使能 0：滤波关闭
8:7	CMP0_LVSET	RW	0	比较器 0 滤波时间设置： 00：比较器 0 输出滤波 2 个 32K 时钟 01：比较器 0 输出滤波 4 个 32K 时钟 10：比较器 0 输出滤波 8 个 32K 时钟 11：比较器 0 输出滤波 16 个 32K 时钟
6	CMP0_POL	RW	1	CMP0 极性选择： 1：CMP0 P 端电压高时输出 1 0：CMP0 N 端电压高时输出 1 注意：设置 N 端高为 1 时请先配置好 CMP_CFG 寄存器之后再开启中断
5	CMP0_INPS	RW	0	CMP0 正端信号选择： 0：VREFN 1：CMP0_INP
4:3	CMP0_INNS	RW	0	CMP0 负端信号选择： 00：VREFN 01：VREFP 10/11：CMP0_INN
2	CMP0_HYSEN	RW	0	使能 CMP0 迟滞滤波： 1：使能比较器迟滞滤波功能 0：关闭比较器迟滞滤波功能

比特	名称	属性	复位值	描述
1	CMP0_EN	RW	0	CMP0 使能： 1：使能 CMP0 0：关闭 CMP0
0	CMP0_CALEN	RW	0	CMP0 校准使能： 1：使能 CMP0 校准功能 0：关闭 CMP0 校准功能

### 29.4.2 CMP 中断控制寄存器 CMP\_INEN（偏移：0F0H）

比特	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	CMP2_INTEN	RW	0	CMP2 中断使能： 1：CMP2 中断使能 0：CMP2 中断关闭
1	CMP1_INTEN	RW	0	CMP1 中断使能： 1：CMP1 中断使能 0：CMP1 中断关闭
0	CMP0_INTEN	RW	0	CMP0 中断使能： 1：CMP0 中断使能 0：CMP0 中断关闭

## 29.5 CMP 使用流程

1. 配置 IO 复用为 CMP\_OUT，作为输出端。
2. 配置 PAD\_ADS 寄存器，将两个输入端 IO 配置为模拟接口。
3. 配置 CMP\_CFG 寄存器，配置 CMP 极性、正端信号选择、负端信号选择。
4. 配置 CMP\_INEN 寄存器，使能中断并配置 ANALOG\_STATUS 清中断状态标志。
5. 配置 CMP\_CFG 寄存器，使能 CMP。

## 30 SysTick

### 30.1 概述

OS 要想支持多任务，就需要周期执行上下文切换，这样就需要有定时器之类的硬件资源打断程序执行。当定时器中断产生时，处理器就会在异常处理中进行 OS 任务调度，同时还会进行 OS 维护的工作。Cortex-M0+处理器中有一个称为 SysTick 的简单定时器，用于产生周期性的中断请求。

SysTick 为 24 位的定时器，并且向下计数。定时器的计数减到 0 后，就会重新装载一个可编程的数值，并且同时产生 SysTick 异常（异常编号为 15），该异常事件会引起 SysTick 异常处理的执行，这个过程是 OS 的一部分。

对于不需要 OS 的系统，SysTick 定时器也可以用作其他用途，比如定时、计时或者为需要周期执行的任务提供中断源。SysTick 异常的产生是可控的，如果异常被禁止，仍然可以用轮询的方法使用 SysTick 定时器，比如检查当前的计数值或者轮询溢出标志。

### 30.2 寄存器描述

SysTick 寄存器基地址：0xE000E010

表 30-1: SysTick 寄存器列表

偏置	名称	描述
0x00	SYS_CSR (SysTick_CTRL)	SysTick 控制和状态寄存器
0x04	SYS_RVR (SysTick_LOAD)	SysTick 重载值寄存器
0x08	SYS_CVR (SysTick_VAL)	SysTick 当前值寄存器

#### 30.2.1 控制和状态寄存器 SYS\_CSR (偏移: 00H)

比特	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	COUNTFLAG	R	0	Systick定时器溢出标志 1: Systick定时器发生下溢出。 0: Systick定时器未发生溢出。 读该寄存器，可清除 COUNTFLAG 标志
15:3	RSV	-	-	保留
2	CLKSOURCE	R/W	1	SysTick时钟源选择 1: HCLK 0: 外部参考时钟
1	TICKINT	R/W	0	SysTick中断使能 1: 使能中断 0: 禁止中断

比特	名称	属性	复位值	描述
0	ENABLE	R/W	0	SysTick定时器使能 1: 使能SysTick 0: 禁止SysTick

### 30.2.2 重载值寄存器 SYS\_RVR (偏移: 04H)

比特	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:0	RELOAD	R/W	0xFFFFFFFF	SysTick 定时器重载值

### 30.2.3 当前值寄存器 SYS\_CVR (SysTick->VAL) (偏移: 08H)

比特	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:0	CURRENT	R/W	0xFFFFFFFF	读该寄存器, 获取 SysTick 定时器的当前计数值; 写任意值到该寄存器, 清零该寄存器及 COUNTFLAG。

## 30.3 使用流程

由于 SysTick 定时器的重载值和当前值在复位时都是未定义的, 为了防止产生异常结果, 对 SysTick 的配置需要遵循一定的流程:

1. 配置 SysTick->CTRL.ENABLE 为 0, 禁止 SysTick。
2. 配置 SysTick->CTRL.CLKSOURCE, 选择 SysTick 的时钟源。
3. 配置 SysTick->LOAD, 选择 SysTick 的溢出周期。
4. 向 SysTick->VAL 写入任意值, 清零 SysTick->VAL 及 SysTick->CTRL。
5. COUNTFLAG;
6. 配置 SysTick->CTRL.TICKINT 为 1, 使能 SysTick 中断。
7. 配置 SysTick->CTRL.ENABLE 为 1, 使能 SysTick。
8. 查询等待定时器溢出标志到来之后关闭和清空计数器, 或者在中断服务程序中读取 SysTick->CTRL 以清除溢出标志。

## 31 版本维护

日期	版本	描述
2022.7.11	V1.0	初始版
2023.03.06	V1.1	<ol style="list-style-type: none"> <li>更新部分寄存器描述；</li> <li>修订信号描述及引脚复用章节；</li> <li>修订 IO 特性表格中 <math>R_{pup}</math> 和 <math>R_{pdn}</math> 的描述；</li> <li>更新 XTH 信号为 XTH0，新增 XTH1 相关信号；</li> <li>更新 LQFP32、QFN40、QFN32 及 TSSOP28 封装尺寸图。</li> </ol>
2024.04.22	V1.2	<ol style="list-style-type: none"> <li>删除“引脚描述”、“电气参数”及“封装尺寸”章节；</li> <li>更新寄存器“VREF_CFG[12:11]”、“DMA_CH_CTRL_Cx[29:15]”描述；</li> <li>更新“DMA_SRC_ADDR_Cx”和“DMA_DST_ADDR_Cx”寄存器名称；</li> <li>新增“ADC 经 OPA 缓冲采样使用流程”章节描述；</li> <li>更新最大 GPIO 个数。</li> </ol>
2025.03.10	V1.2.1	<ol style="list-style-type: none"> <li>删除“表 31-1:ADC 管脚分布”中 ADC_CH12 对应的引脚 PG4。</li> <li>修改“27.4.1 ADC 通用控制寄存器”中 Bit24-29 对应的通道使能描述。</li> </ol>